[发明专利]三维半导体存储器装置

说明书

一种三维半导体存储器装置包括：第一外围电路，其包括不同的解码器电路；第一外围电路上的第一存储器；以及第一存储器上的第二存储器，第一存储器包括：第一堆叠结构，其具有堆叠在彼此上的第一电极层和它们之间的第一电极间介电层；第一平面化介电层，其覆盖第一堆叠结构的端部；以及穿通件，其穿透第一堆叠结构的端部，穿通件电连接至所述解码器电路中的一个，第二存储器包括：第二堆叠结构，其具有堆叠在彼此上的第二电极层以及它们之间的第二电极间介电层；第二平面化介电层，其覆盖第二堆叠结构的端部；以及单元接触插塞，其将第二电极层中的一个电连接至穿通件。

相关申请的交叉引用

该申请要求于2020年1月15日在韩国知识产权局提交的韩国专利申请No.10-2020-0005350的优先权，该申请的公开内容以引用方式整体并入本文中。

技术领域

本发明构思涉及三维半导体存储器装置，并且更具体地，涉及具有增强的可靠性的三维半导体存储器装置。

背景技术

半导体装置高度地集成以满足消费者期望的高性能和低制造成本。因为半导体装置的集成是确定产品价格的重要因素，所以对高度集成的需求增加。典型的二维或平面半导体装置的集成主要由单位存储器单元占据的面积确定，使得典型的二维或平面半导体装置的集成受形成精细图案的技术水平的影响。然而，用于增加图案精细度的昂贵处理对增加二维或平面半导体装置的集成设置了实际限制。因此，提出了具有三维地布置的存储器单元的三维半导体存储器装置。

发明内容

本发明构思的一些示例实施例提供了具有增强的可靠性和增大的集成度的三维半导体存储器装置。

本发明构思的一方面不限于上面所述的，并且本领域技术人员应该从以下描述中清楚地理解上面未描述的其它方面。

根据本发明构思的一些示例实施例，一种三维半导体存储器装置可以包括：第一外围电路，其包括多个不同的解码器电路；第一外围电路上的第一存储器；以及第一存储器上的第二存储器，第一存储器包括：第一堆叠结构，其具有堆叠在彼此上的多个第一电极层以及多个第一电极层中的第一电极层之间的多个第一电极间介电层；第一平面化介电层，其覆盖第一堆叠结构的端部；以及第一穿通件，其穿透第一平面化介电层以及第一堆叠结构的端部，第一穿通件与多个第一电极层绝缘并且电连接至多个不同的解码器电路中的一个，第二存储器包括：第二堆叠结构，其具有堆叠在彼此上的多个第二电极层以及多个第二电极层中的第二电极层之间的多个第二电极间介电层；第二平面化介电层，其覆盖第二堆叠结构的端部；以及第一单元接触插塞，其穿透第二平面化介电层，第一单元接触插塞将多个第二电极层中的一个电连接至第一穿通件。

根据本发明构思的一些示例实施例，一种三维半导体存储器装置可以包括：外围电路，其包括多个不同的解码器电路；外围电路上的第一存储器，第一存储器包括在平行于外围电路的顶表面的第一方向上彼此间隔开的第一堆叠结构和第二堆叠结构，第一堆叠结构包括堆叠在彼此上的多个第一电极层，多个第一电极层电连接至多个不同的解码器电路中的第一解码器电路，第二堆叠结构包括堆叠在彼此上的多个第二电极层；以及第一存储器上的第二存储器，第二存储器包括在第一方向上彼此间隔开的第三堆叠结构和第四堆叠结构，第三堆叠结构包括堆叠在彼此上的多个第三电极层，多个第三电极层电连接至多个不同的解码器电路中的第二解码器电路，第四堆叠结构包括堆叠在彼此上的多个第四电极层。

根据本发明构思的一些示例实施例，一种三维半导体存储器装置可以包括：外围电路，其包括第一解码器电路和第二解码器电路，第一解码器电路和第二解码器电路在第一方向上并排布置并且彼此不同；外围电路上的第一存储器，第一存储器包括电连接至第一解码器的第一堆叠结构；以及第一存储器上的第二存储器，第二存储器包括电连接至第二解码器电路的第二堆叠结构，第二堆叠结构的一部分突超过第一堆叠结构。