[发明专利]一种可异步置数的可逆单边沿JK触发器

说明书

本发明公开了一种可异步置数的可逆单边沿JK触发器，其由1个NOT可逆逻辑门、2个Feynman可逆逻辑门和5个Fredkin可逆逻辑门构成，其具有异步置数使能信号输入端、时钟信号输入端、第一数据输入端、第二数据输入端、预置数输入端、第一逻辑低电平输入端、第二逻辑低电平输入端、第三逻辑低电平输入端，以及异步置数使能信号输出端、触发器现态信号输出端、第一垃圾位输出端、第二垃圾位输出端、第三垃圾位输出端、第四垃圾位输出端、2个用于输出时钟信号或逻辑低电平信号的信号输出端；优点是其具有单边沿JK触发器功能，且具有异步置数功能，有利于使可逆时序逻辑电路在异步置数后从确定的初始状态运行或从错误状态回到可以控制的确定状态。

技术领域

本发明涉及一种可逆逻辑电路，尤其是涉及一种可异步置数的可逆单边沿JK触发器，其利用NOT可逆逻辑门、Feynman可逆逻辑门和Fredkin可逆逻辑门构成。

背景技术

如何降低电路功耗是目前集成电路设计中的一个重点问题。在传统的不可逆逻辑电路中，信息位数据丢失是引起电路功耗的主要原因，因此，能够避免信息位数据丢失的可逆逻辑电路设计已成为低功耗设计的一种途径。同时，可逆逻辑电路也是量子计算和量子信息技术研究的重要组成部分。

可逆逻辑电路包括可逆组合逻辑电路和可逆时序逻辑电路。在可逆时序逻辑电路中，置数信号的重要性仅次于时钟信号，异步置数最基本的目的就是使电路进入一个能稳定操作的确定状态。可逆触发器是构成可逆时序逻辑电路的一个基本器件，如何对可逆时序逻辑电路进行初始化是可逆时序逻辑电路设计过程中必须面对的环节，可逆时序逻辑电路的初始化一般可以通过对可逆触发器的初始化实现。

可逆触发器可以利用NOT可逆逻辑门、Feynman可逆逻辑门和Fredkin可逆逻辑门实现。图1为NOT可逆逻辑门的电路结构示意图。NOT可逆逻辑门有1个输入端，记为I_v；NOT可逆逻辑门有1个输出端，记为O_v。假设输入至输入端I_v的输入值为W，则输出端的输出值为图2为Feynman可逆逻辑门的电路结构示意图。Feynman可逆逻辑门有2个输入端，分别为控制输入端和目标输入端，对应记为I_t1和I_t2；Feynman可逆逻辑门有2个输出端，分别为控制输出端和目标输出端，对应记为O_t1和O_t2。假设输入至控制输入端I_t1的输入值为A且输入至目标输入端I_t2的输入值为B，则控制输出端O_t1输出的输出值为A，目标输出端O_t2输出的输出值为其中，符号为异或运算符号。图3为Fredkin可逆逻辑门的电路结构示意图。Fredkin可逆逻辑门有3个输入端，分别为控制输入端、第一目标输入端和第二目标输入端，对应记为I_f1、I_f2和I_f3，Fredkin可逆逻辑门有3个输出端，分别为控制输出端、第一目标输出端和第二目标输出端，对应记为O_f1、O_f2和O_f3。假设输入至控制输入端I_f1的输入值为X、输入至第一目标输入端I_f2的输入值为Y、输入至第二目标输入端I_f3的输入值为Z，则控制输出端O_f1输出的输出值为X，亦即控制输出端O_f1输出的输出值等于输入至控制输入端I_f1的输入值，第一目标输出端O_f2输出的输出值为第二目标输出端O_f3输出的输出值为当输入至控制输入端I_f1的输入值为“0”时，第一目标输出端O_f2输出的输出值为Y，第二目标输出端O_f3输出的输出值为Z，亦即第一目标输出端O_f2输出的输出值等于输入至第一目标输入端I_f2的输入值，第二目标输出端O_f3输出的输出值等于输入至第二目标输入端I_f3的输入值；当输入至控制输入端I_f1的输入值为“1”时，第一目标输出端O_f2输出的输出值为Z，第二目标输出端O_f3输出的输出值为Y，亦即第一目标输出端O_f2输出的输出值等于输入至第二目标输入端I_f3的输入值，第二目标输出端O_f3输出的输出值等于输入至第一目标输入端I_f2的输入值；其中，表示对X进行非逻辑运算。