[发明专利]半导体装置

权利要求书

1.一种半导体装置，具备第1衬底及第2衬底，

所述第1衬底包含：

第1元件区域；

第1外围区域，包围所述第1元件区域；

第1绝缘体区域，设置在所述第1元件区域及所述第1外围区域，且在所述第1外围区域包含第1凹部；

第1金属层，设置在所述第1元件区域；及

环形第1导电体，设置在所述第1外围区域的所述第1绝缘体区域中，且包围所述第1元件区域；

所述第2衬底包含：

第2元件区域；

第2外围区域，包围所述第2元件区域；

第2绝缘体区域，设置在所述第2元件区域及所述第2外围区域，在所述第2外围区域包含与所述第1凹部对向的第2凹部，且与所述第1绝缘体区域相接；

第2金属层，设置在所述第2元件区域，且与所述第1金属层相接；及

环形第2导电体，设置在所述第2外围区域的所述第2绝缘体区域中，且包围所述第2元件区域。

2.根据权利要求1所述的半导体装置，其中

利用所述第1凹部与所述第2凹部来形成空腔。

3.根据权利要求1所述的半导体装置，其中

被所述第1凹部与所述第2凹部包围的区域内包含气体。

4.根据权利要求1至3中任一项所述的半导体装置，其中

所述第1凹部为包围所述第1元件区域的环形，所述第2凹部为包围所述第2元件区域的环形。

5.根据权利要求1至3中任一项所述的半导体装置，其中

所述第1衬底还包含第1半导体层，所述第1半导体层与所述第2衬底之间夹着所述第1绝缘体区域，且

所述第1导电体与所述第1半导体层相接。

6.根据权利要求1至3中任一项所述的半导体装置，其中

从所述第1衬底与所述第2衬底的贴合面到所述第1凹部的底面为止的距离大于从所述贴合面到所述第1导电体为止的距离。

7.根据权利要求1至3中任一项所述的半导体装置，其中

所述第1导电体在所述第1凹部的底面露出。

8.根据权利要求1至3中任一项所述的半导体装置，其中

所述第1衬底在所述第1衬底与所述第2衬底的贴合面和所述第1导电体之间还包含第1绝缘层，所述第1绝缘层包含硅(Si)及氮(N)，

且从所述贴合面到所述第1凹部的底面为止的距离小于从所述贴合面到所述第1绝缘层为止的距离。

9.根据权利要求1至3中任一项所述的半导体装置，其中

所述第1衬底还包含环形第3导电体，所述环形第3导电体设置在所述第1外围区域的所述第1绝缘体区域中，包围所述第1元件区域，且比所述第1导电体更靠近所述第1元件区域，

所述第1凹部设置在所述第1导电体与所述第3导电体之间。

10.根据权利要求1至3中任一项所述的半导体装置，其中

所述第1凹部的纵横比为3以上。

11.根据权利要求1至3中任一项所述的半导体装置，其中

所述第1凹部的宽度为0.5μm以上10μm以下。

12.根据权利要求1至3中任一项所述的半导体装置，其中

所述第1金属层及所述第2金属层包含铜(Cu)。

13.根据权利要求1至3中任一项所述的半导体装置，其中

所述第1元件区域包含控制电路，

所述第2元件区域包含由所述控制电路控制的存储单元阵列。

14.根据权利要求13所述的半导体装置，其中

所述第1金属层电连接于所述控制电路，

所述第2金属层电连接于所述存储单元阵列。