[发明专利]用于集成电路封装的分层缺陷检测方法

说明书

提供了一种用于集成电路封装的分层缺陷检测方法，包括：在集成电路封装的内置二极体输入管脚施加能够使集成电路封装的内部芯片发热的预定电流；测量集成电路封装的内置二极体输入管脚处在多个时间的端电压；以及根据集成电路封装的内置二极体输入管脚处在多个时间的端电压，判断集成电路封装是否存在分层缺陷，其中，分层缺陷是指集成电路封装的内部芯片和封装基岛之间分层的封装缺陷。根据本发明实施例的用于集成电路封装的分层缺陷检测方法可以成本低廉且快速地检测出大量集成电路封装中存在分层缺陷的集成电路封装，从而可以实现对于大量集成电路封装的快速诊断、筛选、和测试。

技术领域

本发明涉及集成电路封装领域，尤其涉及一种用于集成电路封装的分层缺陷检测方法。

背景技术

集成电路封装的内部芯片与封装基岛之间的分层是一种较为常见的封装缺陷，会导致内部芯片无法有效工作或性能异常(例如，内部芯片发热、效率降低、甚至损伤或损毁等)。

目前，大多采用专业超声波扫描设备来检测集成电路封装的内部芯片与封装基岛之间的分层(即，集成电路封装的分层缺陷)。但是，专业超声波扫描设备昂贵，并且这种检测方法的检测效率低，无法通过抽样精准判断并剔除大批量集成电路封装中存在分层缺陷的集成电路封装。

发明内容

鉴于以上所述的一个或多个问题，本发明提供了一种用于集成电路封装的分层缺陷检测方法。

根据本发明实施例的用于集成电路封装的分层缺陷检测方法包括：在集成电路封装的内置二极体输入管脚施加能够使集成电路封装的内部芯片发热的预定电流；测量集成电路封装的内置二极体输入管脚处在多个时间的端电压；以及根据集成电路封装的内置二极体输入管脚处在多个时间的端电压，判断集成电路封装是否存在分层缺陷，其中，分层缺陷是指集成电路封装的内部芯片和封装基岛之间分层的封装缺陷。

根据本发明实施例的用于集成电路封装的分层缺陷检测方法可以成本低廉且快速地检测出大量集成电路封装中存在分层缺陷的集成电路封装，从而可以实现对于大量集成电路封装的快速诊断、筛选、和测试。

附图说明

从下面结合附图对本发明的具体实施方式的描述中可以更好地理解本发明，其中：

图1示出了集成电路封装的内置二极体输入管脚所连接的内部结构的等效电路图。

图2示出了在集成电路封装的内置二极体输入管脚施加预定电流I_H时，集成电路封装的内置二极体输入管脚处的端电压的变化曲线。

图3示出了根据本发明实施例的用于集成电路封装的分层缺陷检测方法的流程图。

图4示出了PWM类内置MOSFET的集成电路封装的示例引脚图。

图5示出了图4所示的集成电路封装的Drain脚处在第一时间和第二时间的端电压之间的电压差值与其分层程度之间的相关性示意图。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。本发明决不限于下面所提出的任何具体配置和算法，而是在不脱离本发明的精神的前提下覆盖了元素、部件和算法的任何修改、替换和改进。在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本发明造成不必要的模糊。

在集成电路封装中，内部芯片和封装基岛之间采用导电银胶粘接，经常会出现导电银胶与内部芯片粘接在一起，但是导电银胶与封装基岛之间出现分层从而导致内部芯片和封装基岛之间分层的情况。集成电路封装的内部芯片和封装基岛之间分层是一种比较常见的封装缺陷。