[发明专利]一种异步行波状态机

权利要求书

1.一种异步行波状态机，其特征在于，所述异步行波状态机包括：输入模块、输出模块、组合逻辑模块和时钟模块；

所述输入模块的输入端用于输入数据，所述输入模块的时钟控制端连接所述时钟模块，所述输入模块的输出端连接所述组合逻辑模块的输入端；所述组合逻辑模块的输出端连接所述输出模块的输入端；所述输出模块的第一输出端用于输出处理后的数据；所述输出模块的第二输出端与所述组合逻辑模块的输入端连接，所述输出模块的第二输出端输出状态信号用于更新异步行波状态机的状态；所述输出模块的时钟控制端连接所述时钟模块；所述时钟模块用于输出时钟信号和延迟时钟信号，所述时钟信号用于触发所述输入模块，所述延迟时钟信号用于触发所述输出模块。

2.根据权利要求1所述的一种异步行波状态机，其特征在于，所述输入模块为输入寄存器ireg。

3.根据权利要求2所述的一种异步行波状态机，其特征在于，所述输出模块具体包括：输出寄存器oreg和状态寄存器sreg；

所述输出寄存器oreg的输出端为所述输出模块的第一输出端；所述状态寄存器sreg的输出端为所述输出模块的第二输出端；所述状态寄存器sreg的输出端连接所述组合逻辑模块的输入端；所述状态寄存器sreg的输出端输出所述状态信号到所述组合逻辑模块。

4.根据权利要求3所述的一种异步行波状态机，其特征在于，所述组合逻辑模块的输出端具体包括：数据输出端和状态输出端；

所述数据输出端连接所述输出寄存器oreg的输入端；所述状态输出端连接所述状态寄存器sreg的输入端。

5.根据权利要求4所述的一种异步行波状态机，其特征在于，所述组合逻辑模块的输入端具体包括：组合逻辑模块第一输入端和组合逻辑模块第二输入端；

所述组合逻辑模块第一输入端连接所述输入寄存器ireg的输出端；所述组合逻辑模块第二输入端连接所述状态寄存器sreg的输出端。

6.根据权利要求5所述的一种异步行波状态机，其特征在于，所述时钟模块具体包括：时钟源和延迟缓冲器；

所述时钟源的输出端连接所述输入寄存器ireg的时钟控制端；所述时钟源用于输出时钟信号；所述延迟缓冲器的输入端连接所述时钟源的输出端，所述延迟缓冲器的输出端分别连接所述输出寄存器oreg的时钟控制端和所述状态寄存器sreg的时钟控制端；所述延迟缓冲器用于对所述时钟信号进行延迟处理，得到所述延迟时钟信号。

7.根据权利要求6所述的一种异步行波状态机，其特征在于，当所述时钟信号处于上升沿时，触发所述输入寄存器，所述输入寄存器输入数据；所述时钟信号经过所述延迟缓冲器延迟，当所述延迟时钟信号处于上升沿时，触发所述输出寄存器输出所述处理后的数据，触发所述状态寄存器输出所述状态信号。