[发明专利]烧录设备及其数据传输控制方法、装置

权利要求书

1.一种数据传输控制方法，其特征在于，包括如下步骤：

ARM芯片根据待烧录数据所属的数据类型，将其中的指令数据经并行总线传输至FPGA芯片，将其中的编程数据经MMC总线传输至FPGA芯片；

FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区；

FPGA芯片根据先进先出原则，从第三写缓冲区中读取出数据以将其写入至待烧录芯片。

2.根据权利要求1所述的数据传输控制方法，其特征在于，FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区的步骤，包括：

FPGA芯片将从并行总线和MMC总线所分别接收的指令数据和编程数据对应存储于第一写缓冲区和第二写缓冲区中；

FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区，且将第一写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式；

FPGA芯片将第二写缓冲区中的数据转移至所述第三写缓冲区，且将第二写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式。

3.根据权利要求2所述的数据传输控制方法，其特征在于，将第一写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式的步骤，包括：

ARM芯片在调用MMC总线向FPGA芯片发送编程数据之前发送控制命令，该控制命令携带与编程数据相应的地址数据；

在FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区时，利用第三写缓存区的目标编码格式中的地址区用于存储所述地址数据，利用其中的数据区用于存储与所述地址数据相对应的编程数据。

4.根据权利要求3所述的数据传输控制方法，其特征在于，将第二写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式的步骤，包括：

利用第三写缓存区的目标编码格式中的地址区用于存储并行总线的地址总线所携带的地址数据，利用其中的数据区用于存储并行总线中的数据总线携带的指令数据。

5.根据权利要求2所述的数据传输控制方法，其特征在于，FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区的步骤，优先于其将第二写缓冲区中的数据转移至所述第三写缓冲区的步骤而执行。

6.根据权利要求2所述的数据传输控制方法，其特征在于：所述第三写缓冲区所统一的目标编码格式中，共计22位字长，其中地址区占据6位，数据区占据16位。

7.根据权利要求1至6中任意一项所述的数据传输控制方法，其特征在于，还包括如下步骤：

FPGA芯片将从待烧录芯片中读取的数据存储至第二读缓冲区；

FPGA芯片将第二读缓冲区中的编程数据转移至第一读缓冲区；

ARM芯片通过并行总线直接从第二读缓冲区读取指令数据，通过MMC总线从第一读缓冲区读取编程数据。

8.一种数据传输控制装置，用于芯片烧录设备中实现将存储介质的待烧录数据写入待烧录芯片，其特征在于，包括：ARM芯片、FPGA芯片、并行总线以及MMC总线，所述ARM芯片用于访问所述存储介质，所述FPGA芯片用于访问所述待烧录芯片，所述ARM芯片与FGPA芯片之间通过并行总线实现所述存储介质与待烧录芯片之间的指令数据传输，通过MMC总线实现所述存储介质与待烧录芯片之间的编程数据传输。

9.根据权利要求8所述的数据传输控制装置，其特征在于：所述FPGA芯片中，对应MMC总线与并行总线设置用于存储各自馈入的数据的第一写缓冲区和第二写缓冲区，以及用于将该两个写缓冲区的数据进行合路的第三缓冲区，所述FPGA芯片将第一写缓冲区与第二写缓冲区中的数据转移到所述第三写缓冲区，并通过调用第三写缓冲区实现向所述待烧录芯片写入数据。