[发明专利]烧录设备及其数据传输控制方法、装置

说明书

本申请公开了一种烧录设备及其数据传输控制方法、装置。所述的数据传输控制方法包括：ARM芯片根据待烧录数据所属的数据类型，将其中的指令数据经并行总线传输至FPGA芯片，将其中的编程数据经MMC总线传输至FPGA芯片；FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区；FPGA芯片根据先进先出原则，从第三写缓冲区中读取出数据以将其写入至待烧录芯片。本申请提供的数据传输控制方法烧录数据具有高速、安全的特点，同时降低采用该数据传输控制方法的数据传输控制装置以及烧录设备的成本。

技术领域

本申请涉及芯片烧录设备领域，尤其涉及一种烧录设备及其数据传输控制方法、装置。

背景技术

在芯片烧录设备(以下简称烧录设备)领域需要将存在于SD卡、U盘或本机内存中的数据安全有效、高速地烧录到待烧录芯片。烧录设备内部一般采用ARM+FPGA的架构，数据从ARM芯片端从存储介质中读取出来，传输给FPGA芯片，再由FPGA芯片输出到待烧录芯片。目前ARM芯片的外部通信主要有SPI、UART、IIC、PCIE、并行总线、MMC总线等方式。ARM芯片与FPGA芯片进行数据传输时通常采用SPI，UART或并行总线。采用SPI，UART，IIC总线时，因数据是串行传输，通信速度很慢。并行总线因为具有多个数据线、地址线和控制总线，易受到干扰而导致数据错误。MMC总线多用于ARM与SD卡或EMMC芯片间的数据传输。另外，在一些高端FPGA芯片中具有PCIE硬核，这类芯片与ARM数据传输采用PCIE总线，PCIE传输需要FPGA具有PCIE硬核，但具有PCIE硬核的FPGA芯片价格较高。

概而言之，现有技术中，芯片烧录设备在其ARM芯片与FPGA芯片之间的数据传输技术不能兼顾效率、可靠性以及低成本等因素，尚有改进空间。

发明内容

本申请的目的是提供数据传输控制方法，通过并行总线与MMC总线相结合的方式实现烧录设备的ARM与FPGA之间的数据传输。

本申请的另一目的在于提供了一种数据传输控制装置、烧录设备。

为实现上述目的，本申请提供一种数据传输控制方法，其包括如下步骤：

ARM芯片根据待烧录数据所属的数据类型，将其中的指令数据经并行总线传输至FPGA芯片，将其中的编程数据经MMC总线传输至FPGA芯片；

FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区；

FPGA芯片根据先进先出原则，从第三写缓冲区中读取出数据以将其写入至待烧录芯片。

进一步的，FPGA芯片将并行总线和MMC总线接收到的数据合路转存至预设的第三写缓冲区的步骤，包括：

FPGA芯片将从并行总线和MMC总线所分别接收的指令数据和编程数据对应存储于第一写缓冲区和第二写缓冲区中；

FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区，且将第一写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式；

FPGA芯片将第二写缓冲区中的数据转移至所述第三写缓冲区，且将第二写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式。

进一步的，将第一写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式的步骤，包括：

ARM芯片在调用MMC总线向FPGA芯片发送编程数据之前发送控制命令，该控制命令携带与编程数据相应的地址数据；

在FPGA芯片将第一写缓冲区的数据转移至所述第三写缓冲区时，利用第三写缓存区的目标编码格式中的地址区用于存储所述地址数据，利用其中的数据区用于存储与所述地址数据相对应的编程数据。

进一步的，将第二写缓冲区中数据的编码格式转换为第三写缓冲区所统一的目标编码格式的步骤，包括：