[发明专利]写入中间同步码滤波

权利要求书

1.一种装置，其包括：

差分输入缓冲器，其经配置以提供用以通过所述装置来锁存写入命令数据的输入/输出DQS信号，所述DQS信号包括至少一个不确定中间同步码状态；以及

中间同步码补偿电路系统，其经配置以：

识别写入开始时间和写入结束时间；以及

基于所述写入开始时间和所述写入结束时间来激活定时滤波器，其中所述定时滤波器导致避免将所述DQS信号的子集提供给所述装置的下游组件，其中所述DQS信号的所述子集包括在所述写入命令中的一或多者的前导码之前的信号、在所述一或多个写入命令的后同步码之后的信号，或这两者。

2.根据权利要求1所述的装置，其中所述DQS信号的所述子集包括在所述写入命令中的一或多者的所述前导码之前的信号，以及在所述一或多个写入命令的后同步码之后的信号。

3.根据权利要求1所述的装置，其包括所述下游组件，其中所述下游组件包括DS产生器，其利用所述DQS信号的至少一部分来确定写入操作锁存时间。

4.根据权利要求3所述的装置，其中所述DS产生器包括四相DS产生器，其产生所述DQS信号的四相版本。

5.根据权利要求1所述的装置，其中所述中间同步码补偿电路系统包括写入中间同步码DQS计数器电路系统，其经配置以：

对所述写入开始时间之后的时钟循环的数目进行计数，以识别所述写入结束时间；以及

基于所述计数来致使写入结束信号的断言。

6.根据权利要求5所述的装置，其中所述写入中间同步码DQS计数器电路系统经配置以：

识别利用额外时钟循环来提供所述前导码的前导码模式何时处于作用中；以及

当所述前导码模式处于作用中时，对额外时钟循环进行计数。

7.根据权利要求5所述的装置，其中所述写入中间同步码DQS计数器电路系统经配置以：

识别循环冗余校验CRC模式何时处于作用中；以及

当所述CRC模式处于作用中时，对额外时钟循环进行计数。

8.根据权利要求5所述的装置，其中所述写入中间同步码DQS计数器电路系统经配置以：

识别与所述写入命令相关联的突发长度；以及

至少部分地基于所述突发长度来确定时钟循环的所述数目。

9.根据权利要求8所述的装置，其中所述写入中间同步码DQS计数器电路系统经配置以针对突发长度16，将时钟循环的所述数目设定为8个时钟循环。

10.根据权利要求8所述的装置，其中所述写入中间同步码DQS计数器电路系统经配置以针对突发长度8，将时钟循环的所述数目设定为4个时钟循环。

11.根据权利要求5所述的装置，其中所述写入中间同步码计数器电路系统经配置以基于与所述写入命令相关联的参数，通过多路复用接收到的信号来对时钟循环的所述数目进行计数。

12.根据权利要求1所述的装置，其中所述中间同步码补偿电路系统致使产生经门控输出，而无从所述DQS信号导出的所述至少一个不确定中间同步码状态，所述经门控输出包括数据选通。

13.根据权利要求1所述的装置，其中所述中间同步码补偿电路系统经配置以通过以下操作来支持无间隙写入命令：

识别第一写入命令与第二写入命令之间的零间隙；

响应于识别到所述零间隙，转变重新开始信号，所述转变导致所述第一写入命令的写入结束信号的抑制。