[发明专利]使用级联差分晶体管对实现逻辑的光子发射器驱动器

说明书

本申请涉及使用级联差分晶体管对实现逻辑的光子发射器驱动器。一种驱动电路包括数字输入，如第一数字输入和第二数字输入。该数字输入接收数字高电压或数字低电压的电压。该驱动电路具有时钟输入、模拟输出、连接到模拟输出的第一差分对晶体管、连接到该模拟输出的第二差分对晶体管、以及连接到该时钟输入和该第二差分对晶体管的电压限制器。电压限制器向第二差分对晶体管提供不同电压，其导致第二差分对晶体管向该模拟输出提供模拟信号，这些模拟信号在数字高电压处、数字低电压处、以及数字高电压与数字低电压之间处于不同的电压步进。

技术领域

本申请涉及光子发射器驱动器，更详而言之，涉及使用级联差分晶体管对(cascaded differential transistor pair)的光子发射器驱动器。

背景技术

在光学数据传输系统中，发射器(emitter或transmitter)经常使用各种类型的驱动器，其中之一是脉冲幅度调制(pulse amplitude modulation；PAM)驱动器。电性接口(interface)中使用的一个或多个调制格式包括诸如不归零(non-return to zero；NRZ)，4进制，8进制，N进制等格式的脉冲幅度调制(PAM-4,PAM-8,PAM-N等)。PAM-4是为了便于说明和讨论而在本申请中使用的多级幅度调制的一个示例，然而，本领域普通技术人员应当理解，使用本文中的PAM-4示例的所有讨论同样适用于其他调制格式，因此，本申请所附的权利要求书意在适用于所有此类格式，无论是当前已知的还是将来开发的。在此PAM-4驱动器的示例中，将同时处理信息的两个二进制位(双二进制)。在此中使用和D1表示二进制位(binary bit)的第一位，并使用和D2表示二进制位的第二位。

围绕四电平(4-level)脉冲幅度调制驱动器电路的一个问题涉及无法进行超过20GHz的高频或更大带宽的操作。这种局限性可以追溯到PAM-4实现(implementation)中涉及的许多子电路。具体而言，PAM-4的实现涉及用于格雷编码(Gray coding)、PAM-4逻辑生成、缓冲、模拟求和等的子电路。当级联连接时，这些构建块中的每一个都增加了电容性负载，从而降低了整体带宽。亚纳米(sub-nanometric)技术节点中的低电源电压限制了每个子块中的输出摆幅，在缓冲操作期间需要更多的级联级，进而导致运作速度受到级联系统的增益带宽乘积的限制。

此问题的一种解决方案是堆叠晶体管以实现驱动常用的光子调制器，马赫曾德尔调制器(Mach-Zehnder modulator；MZM)所需的更高的电压电平(例如3V或更高)。晶体管的堆叠与硅面积和功耗成正比。互补金属氧化物半导体(complementary metal oxidesemiconductor；CMOS)和电流模式逻辑(current-mode logic；CML)装置两者都需要晶体管堆叠来实现各种逻辑功能，例如异或(XOR)、多路复用(MUX)、与(AND)等。然而，对于任何类型的PAM-4或双二进制运算，在高数据速率下，这些电路都难以在低于1V的电源电压下运作。

发明内容

本文的各种驱动电路包括连接到外部多路复用器(multiplexor)和缓冲器的数字(digital)输入。该数字输入可以是第一数字输入和第二数字输入。该数字输入接收数字高电压或数字低电压下的电压。这些驱动器电路还具有连接到外部激光提供的传输调制器的时钟输入和步进模拟(analog)输出。

第一差分对晶体管和两个或多个第二差分对晶体管连接到数字输入，并组合以产生模拟输出。另外，电压限制器(voltage limiter)连接到时钟输入和该第二差分对晶体管。电压限制器向第二差分对晶体管提供不同的电压，这导致第一差分对晶体管和第二差分对晶体管在数字高电压处、数字低电压处、以及数字高电压和数字低电压之间以不同的电压步进(step)提供模拟输出。具体来说，构成电压限制器的晶体管的阈值电压决定了输出的不同电压步进。