[发明专利]一种抑制寄生效应的高级数模拟域TDI电路及实现方法

说明书

本发明公开了一种抑制寄生效应的高级数模拟域TDI电路，包括全差分运放，全差分运放连接采样电容，全差分运放与采样电容之间均设置有换向开关L1，两个换向开关L1之间通过两个换向开关L2连接；采样电容连接VREF和像素单元，全差分运放还连接多个相互并联的电容CH上下极板切换电路。本发明还公开了高级数模拟域TDI电路实现方法。通过引入开关L1与L2将像素单元的输出电压交替为上下极板充电，同时为保证CH中的电荷不会被切换极性之后的输入抵消，加入CH上下极板切换开关，经过开关的控制使得运算放大器的输出呈现高压与低压之间的切换，对于输入输出总线经寄生电容耦合进CH的电荷误差优化有非常显著的效果。

技术领域

本发明属于模拟域CMOS-TDI电路技术领域，具体涉及一种抑制寄生效应的高级数模拟域TDI电路，还涉及该抑制寄生效应的高级数模拟域TDI电路实现方法。

背景技术

由于CMOS图像传感器具有功耗低和易于集成在片上系统中等优点，获得了大量的关注。随着图像传感器的广泛发展，在部分低光照摄像中，对图像的精度与信噪比都有了新的要求，传统的模拟域TDI电路其级数受限于高级数引起的寄生影响。基于加入去耦合电容消除寄生效应，改组原先的存储电容CH与寄生电容之间的电容网络降低其所构成的寄生电容，包括全差分运放，存储电容网络，采样电容与寄生总线寄生电容Cpt与Cpb，去耦合电容Cb，寄生电容与存储电容CH的单级总寄生生电容Cp。

TDI电路的一个累加周期内有电荷采样相位与电荷保持相位两个阶段，电荷采样阶段，CLK导通，运算放大器处于单位增益状态，VIN为像素单元复位电压Vrst，CS采样了该电压，CH两端的开关关断，因为加入了去耦合电容，Cp被缩小几个数量级，所以此时的输入输出总线的电压变化对CH的影响可以忽略不计。当进入电荷保持相位，CLK关断，VIN的电压为像素单元的读出电压Vsig，此时CH两端的开关导通，进行电荷转移，输出电压上升到Vo1，该相位结束后知道下一个累加周期开始，输入输出总线两端的电压为Vo1，当进入下一个周期的电荷采样相位，输出输入总线的电压由Vo1降至0，这个电压变化时总线电压变化对CH影响的核心，因为存在去耦合电容Cd，降低了Cp，所以降低了总线电压变化对CH的影响。

对于上述的方案可以看出，加入去耦合电容对寄生影响起到了很好的抑制作用，但是每一级的积分器都需要一个去耦合电容Cd，且该电容大小在100fF数量级，单级的存储电容CH也这个数量级，当TDI级数较高，牺牲的版图面积太大，所以进一步可以利用其寄生影响的机理在电路结构上进行优化且不引入额外的电容与器件。

发明内容

本发明的目的是提供一种抑制寄生效应的高级数模拟域TDI电路，解决了现有技术中加入去耦合电容而增大电路面积的问题。

本发明的另一目的是提供上述抑制寄生效应的高级数模拟域TDI电路实现方法。

本发明所采用的技术方案是，一种抑制寄生效应的高级数模拟域TDI电路，包括全差分运放OPA，全差分运放OPA的正负极VIN接口分别连接采样电容CS，全差分运放OPA与连接采样电容CS之间均设置有换向开关L1，两个换向开关L1之间还通过两个换向开关L2连接；其中一个采样电容CS连接基准电压VREF，另一个采样电容CS连接像素单元，全差分运放OPA的正极VIN接口和负极VIN接口还分别连接多个相互并联的电容CH上下极板切换电路。

本发明的特点还在于，

每个电容CH上下极板切换电路包括与全差分运放OPA连接的电容CH，电容CH一端分别连接开关I11和开关K1，电容CH另一端分别连接开关I1和开关K11，开关I11和开关K11均与全差分运放OPA的负极VIN接口或者正极VIN接口连接，开关K1和开关I1均与全差分运放OPA的正极VOUT接口或者负极VOUT接口连接。

本发明所采用的第二技术方案是，一种抑制寄生效应的高级数模拟域TDI电路实现方法，具体为：