[发明专利]一种基于忆阻器的数据选择器及其IC拓扑结构

权利要求书

1.一种基于忆阻器的数据选择器，其特征在于：由一级与门、一级或门，选择MOS管，二级或门组成；

其中一级或门由第一忆阻器M1和第二忆阻器M2组成，二者的负极相连，为一级或门的输出端，二者的正极为一级或门的两个输入端；

一级与门由第三忆阻器M3和第四忆阻器M4组成，二者的正极相连，为一级与门的输出端，二者的负极为一级与门的两个输入端；

所述选择MOS管为NPN型，该选择MOS管的栅极连接一级与门的一个输入端，该栅极还连接一级或门的一个输入端，该选择MOS管的源极接地，漏极接一级或门的输出端；

所述一级或门的输出端还接二级或门的一个输入端，一级与门的输出端接二级或门的另一个输入端，所述二级或门由第五忆阻器M5和第六忆阻器M6组成，二者的负极相连，为二级或门的输出端，二者的正极为二级或门的两个输入端；

所述一级与门与一级或门的公共输入端为S端，一级与门的另一个输入端为B端，一级或门的另一个输入端为A端；

二级或门的输出端为Y端。

2.一种基于忆阻器的数据选择器IC拓扑结构，其特征在于：设置有一个数据选择器，该数据选择器由一级与门、一级或门，选择MOS管和二级或门组成，所述一级与门、一级或门，选择MOS管和二级或门都布置在同一个平面的交叉阵列中；

该交叉阵列为5 × 5阵列，包括X1、X2、X3、X4、X5向纬线以及Y0、Y1、Y2、Y3、Y4向经线，其中：

其中第一忆阻器M1和第二忆阻器M2组成一级或门，第一忆阻器M1布置在（X1、Y1）点位；第二忆阻器M2布置在（X1、Y2）点位，二者的负极搭接在X1向纬线上，第一忆阻器M1的正极搭接在Y1向经线上，第二忆阻器M2的正极搭接在Y2向经线上；

其中第三忆阻器M3和第四忆阻器M4组成一级与门，第三忆阻器M3布置在（X3、Y4）点位；第四忆阻器M4布置在（X4、Y4）点位，二者的正极搭接在Y4向经线上，第三忆阻器M3的负极搭接在X3向纬线上，第四忆阻器M4的负极搭接在X4向纬线上；

其中第五忆阻器M5和第六忆阻器M6组成二级或门，第五忆阻器M5布置在（X5、Y3）点位；第六忆阻器M6布置在（X5、Y4）点位，二者的负极搭接在X5向纬线上，第五忆阻器M5的正极搭接在Y3向经线上，第六忆阻器M6的正极搭接在Y4向经线上；

选择MOS管布置在（X2、Y0）点位，其漏极搭接在X1向纬线上。

3.根据权利要求2所述的一种基于忆阻器的数据选择器IC拓扑结构，其特征在于：还设置有额外辅助忆阻器，第七忆阻器M7和第八忆阻器M8；

其中第七忆阻器M7布置在（X1、Y3）点位，其正极搭接在Y3向经线上，负极搭接在X1向纬线上；

其中第八忆阻器M8布置在（X2、Y3）点位，其正极搭接在Y3向经线上，负极搭接在X2向纬线上。

4.根据权利要求2所述的一种基于忆阻器的数据选择器IC拓扑结构，其特征在于：还设置有四个额外辅助MOS管，分别布置在：

（X1、Y0）点位，其漏极搭接在X0向纬线上；其栅极接控制端，其源极接地；

（X3、Y0）点位，其漏极搭接在X2向纬线上；其栅极接控制端，其源极接地；

（X4、Y0）点位，其漏极搭接在X3向纬线上；其栅极接控制端，其源极接地；

（X5、Y0）点位，其漏极搭接在X4向纬线上，其栅极接控制端，其源极接地。

5.根据权利要求2所述的一种基于忆阻器的数据选择器IC拓扑结构，其特征在于：还连接有四个扩展MOS管，分别布置在：

（X0、Y1）点位，其漏极搭接在Y0向经线上；其栅极接控制端，其源极接地；

（X0、Y2）点位，其漏极搭接在Y1向经线上；其栅极接控制端，其源极接地；

（X0、Y3）点位，其漏极搭接在Y2向经线上；其栅极接控制端，其源极接地；

（X0、Y4）点位，其漏极搭接在Y3向经线上，其栅极接控制端，其源极接地。