[发明专利]一种基于忆阻器的数据选择器及其IC拓扑结构

说明书

本发明公开了一种基于忆阻器的二选一数据选择器电路，该选择器电路包括六个忆阻器和一个NMOS管，其中每两个极性相反的忆阻器串联构成与门或者或门电路，实现相应的与、或逻辑。此外，本发明还将该二选一数据选择器电路映射到忆阻器交叉阵列中。本发明所构建的二选一数据选择器电路不仅具备传统选择器的功能，而且极大减少了传统电路中的CMOS元件数量，大量采用新型元器件忆阻器，因而简化了电路结构，缩小了电路面积，此外由于忆阻器交叉阵列尺寸小，易于高密度集成，且与当前CMOS技术兼容，因此将电路映射到交叉阵列后，进一步提高了电路的集成度和可扩展性。

技术领域

本发明涉及一种基础电路及其集成电路拓扑技术领域，具体涉及一种一种基于忆阻器的数据选择器及其IC拓扑结构。

背景技术

忆阻器是1971年由L.O.Chua提出的第四种基本无源电路元件，并于2008年在惠普实验室得到了实验验证。忆阻器具有非易失性、纳米尺寸、低功耗、高集成度等诸多优点。此外，无论是在电学特性还是在器件制备上，忆阻器都可以很好的与当前的CMOS技术兼容。

自忆阻器在2010年被惠普实验室证明能够执行IMPLY(实质蕴涵逻辑)，越来越多的研究人员正在探索中其在各种逻辑操作中的应用。如先前提出的MAGIC(memristor-aided logic)逻辑，MRL(memristorratioed logic)逻辑，MAD(memristors-as-drivers)逻辑等。然而，相关的研究主要集中如或门、与门这种的基本门电路或加法器上，很少由涉及到数据选择器。实际上，在数字信号的传输过程中，需要经常使用数据选择器。它能够经过选择，把多个通道的数据传送到某一数据通道上去，从而实现数据选择功能。数据选择器也常被称为多路选择器或多路开关。

二选一数据选择器电路是最基本的数据选择器电路，可以通过它进一步实现四选一、八选一等数据选择器电路。

二选一数据选择器逻辑表达式如下所示：

其中S是数据选择控制端，A和B分别为两个输入端。当S为逻辑0时选择A，即Y端输出为A，当S为逻辑1时选择B，即Y端输出为B。

根据其逻辑表达式可列出以下真值表：

现有数据选择器一般是采用多个CMOS管构成。CMOS管功耗大，且其尺寸正接近物理极限，而摩尔定律也即将失效，面对这些困境，需要寻求新的低功耗、易于高密度集成的器件来搭建电路。

发明内容

为解决以上的技术问题，本发明提供了一种基于忆阻器的数据选择器及其IC拓扑结构。

本发明利用MRL逻辑与CMOS技术的兼容性，设计了一种基于忆阻器的二选一数据选择器电路，该电路包括六个忆阻器和一个NMOS管，其中每两个极性相反的忆阻器串联构成与门或者或门电路，实现相应的与、或逻辑。本发明所构建的二选一数据选择器电路不仅具备传统选择器的功能，而且极大减少了传统电路中的CMOS元件数量，大量采用新型元器件忆阻器，因而相比传统纯CMOS数据选择器电路，本发明简化了电路结构，缩小了电路面积。此外，本发明还将该电路映射到忆阻器交叉阵列中，由于忆阻器交叉阵列尺寸小，易于高密度集成，且与当前CMOS技术兼容，在将电路映射到交叉阵列后，进一步提高了电路的集成度和可扩展性。

本发明技术方案如下：

一种基于忆阻器的数据选择器，其关键在于：由一级与门、一级或门，选择MOS管，二级或门组成；

其中一级或门由第一忆阻器M1和第二忆阻器M2组成，二者的负极相连，为一级或门的输出端，二者的正极为一级或门的两个输入端；

一级与门由第三忆阻器M3和第四忆阻器M4组成，二者的正极相连，为一级与门的输出端，二者的负极为一级与门的两个输入端；