[发明专利]一种过孔容性突变的补偿电路、补偿方法及系统

说明书

本发明涉及技术领域，提供一种过孔容性突变的补偿电路、补偿方法及系统，该过孔容性突变的补偿电路包括贴近PCB板过孔入口处的补偿电感，避免对过孔区域的参考层面进行挖空处理，同时也不需要使用背钻等高成本的去桩线技术，操作简单，省时省力，而且补偿效果好，可以有效降低设计成本，提高产品竞争力。

技术领域

本发明属于PCB技术领域，尤其涉及一种过孔容性突变的补偿电路、补偿方法及系统。

背景技术

在PCB板布局中，因为复杂的链路结构，信号经常需要切换路径所在层面，过孔就是连接不同层面信号的纽带，所谓过孔引起阻抗突变，通常是指过孔处的等效阻抗跟与之相连的传输线瞬时阻抗出现了不一致，且因造成阻抗突变的原因是额外的容性负载，也将过孔处的阻抗突变称为容性突变，具体表现为过孔处的阻抗低于与之相连的传输线特性阻抗。

为了减小过孔带来的容性突变，避免信号反射，目前常用的过孔优化手段有：过孔区域参考层面挖洞处理，以及背钻等去除过孔桩线的技术。当过孔不存在过孔桩线或者桩线较短时，只对过孔区域参考层面进行挖洞处理，就可以有效减小过孔容性突变，但这一过程需要结合大量过孔仿真确定最优的挖洞面积，否则挖洞太小会不足以消除过孔容性属性，挖洞太大又会导致过孔呈感性，阻抗高于传输线瞬时阻抗，同样会带来阻抗不连续问题；当过孔的桩线校长时，桩线带来的容性增量很大，需要再使用背钻等去除过孔桩线的技术才能消除其影响，但这些技术通常成本较高，且不能做到100％去除，残留的过孔桩线依旧会导致一定的容性突变。

但是，上述减小过孔带来的容性突变的方式存在如下问题：

(1)耗时长。对过孔区域参考层面挖洞处理时，需要结合仿真实验确定最优挖洞面积，在层数较多的PCB板中，为了确定每一参考层面的最优挖洞面积，需要进行多次组合仿真验证，这一过程需要耗费大量的时间，不利于工作效率的提高；

(2)成本高。当过孔的桩线较长时，必须采取背钻等去除桩线的技术才能消除其影响，这些技术通常有高精度要求，制作成本都很高，不利于产品降本；

(3)优化能力有限。就目前技术来看，即使采用精度最高的背钻技术，过孔桩线也不能100％去除，残留的桩线依旧会带来容性突变，引起信号反射问题

发明内容

针对现有技术中的缺陷，本发明提供了一种过孔容性突变的补偿电路，旨在解决现有技术中减小过孔带来的容性突变的方式存在耗时长、成本高以及优化能力有限的问题。

本发明所提供的技术方案是：一种过孔容性突变的补偿电路，包括贴近PCB板过孔入口处的补偿电感，所述补偿电感的电感值L_COMP的计算式为：

L_COMP＝Z₀²×(C_L+C_VIA)-L_L，其中，C_VIA为过孔引入的电容增量，且由仿真获取，C_L为单位长度电容，L_L为单位长度电感，Z₀为传输线的瞬时阻抗。

作为一种改进的方案，所述传输线的瞬时阻抗Z₀的计算式为：

作为一种改进的方案，所述单位长度电容C_L的计算式为：

所述单位长度电感L_L的计算式为：

其中，ε_r是信号路径与返回路径之间介质的介电常数。

本发明的另一目的在于提供一种基于过孔容性突变的补偿电路的过孔容性突变的补偿方法，所述方法包括下述步骤：