[发明专利]半导体封装件和制造半导体封装件的方法在审
申请号: | 202110090433.0 | 申请日: | 2021-01-22 |
公开(公告)号: | CN113380722A | 公开(公告)日: | 2021-09-10 |
发明(设计)人: | 朱昶垠;崔圭振 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/498;H01L21/56 |
代理公司: | 北京市立方律师事务所 11330 | 代理人: | 李娜;王占杰 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 制造 方法 | ||
1.一种半导体封装件,所述半导体封装件包括:
芯衬底,所述芯衬底具有通孔;
第一模制构件,所述第一模制构件至少部分地填充所述通孔并且覆盖所述芯衬底的上表面,所述第一模制构件具有在所述通孔内并且从所述芯衬底的下表面沿厚度方向延伸的腔;
第一半导体芯片,所述第一半导体芯片位于在所述芯衬底的所述上表面上的所述第一模制构件上;
第二半导体芯片,所述第二半导体芯片位于所述第一模制构件的所述腔内;
第二模制构件,所述第二模制构件位于所述第一模制构件上并且覆盖所述第一半导体芯片;
第三模制构件,所述第三模制构件填充所述腔并且覆盖所述芯衬底的所述下表面;
第一再分布布线,所述第一再分布布线位于所述第二模制构件上,并且将所述第一半导体芯片的第一芯片焊盘与所述芯衬底的芯连接布线电连接;
第二再分布布线,所述第二再分布布线位于所述第三模制构件上,并且将所述第二半导体芯片的第二芯片焊盘与所述芯衬底的所述芯连接布线电连接;以及
下再分布布线层,所述下再分布布线层位于所述第三模制构件上,并且具有分别电连接到所述第二再分布布线的下再分布布线,
其中,所述第一模制构件、所述第二模制构件和所述第三模制构件中的至少一者包括光可成像电介质材料。
2.根据权利要求1所述的半导体封装件,其中,所述第一模制构件包括覆盖所述芯衬底的所述上表面的第一部分和覆盖所述通孔的内侧壁的第二部分,并且所述腔设置在所述第一模制构件的所述第二部分中。
3.根据权利要求1所述的半导体封装件,其中,所述第三模制构件包括覆盖所述芯衬底的所述下表面的第三部分、覆盖所述第一模制构件的所述腔的内侧壁的第四部分以及覆盖所述第二半导体芯片的第一表面的第五部分。
4.根据权利要求1所述的半导体封装件,其中,所述第二半导体芯片的其上形成有所述第二芯片焊盘的第一表面与所述芯衬底的所述下表面共面。
5.根据权利要求1所述的半导体封装件,其中,所述第一半导体芯片的与其上形成有所述第一芯片焊盘的第一表面相对的第二表面,面对所述第二半导体芯片的与其上形成有所述第二芯片焊盘的第一表面相对的第二表面。
6.根据权利要求5所述的半导体封装件,其中,粘附膜介于所述第一半导体芯片的所述第二表面与所述第二半导体芯片的所述第二表面之间。
7.根据权利要求1所述的半导体封装件,其中,所述腔穿透所述第一模制构件。
8.根据权利要求1所述的半导体封装件,其中,所述腔从所述芯衬底的所述下表面延伸到预定深度,并且所述第一模制构件的一部分介于所述第一半导体芯片与所述第二半导体芯片之间。
9.根据权利要求1所述的半导体封装件,其中,所述第一再分布布线包括接合引线,并且所述第二模制构件还包括覆盖所述接合引线的部分。
10.根据权利要求1所述的半导体封装件,所述半导体封装件还包括上再分布布线层,所述上再分布布线层位于所述第二模制构件上并且具有分别电连接到所述第一再分布布线的上再分布布线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110090433.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:超低温制冷机及超低温系统
- 下一篇:无香椒麻物和天然椒麻香精及其制备方法