[发明专利]半导体封装件和制造半导体封装件的方法

说明书

一种半导体封装件包括：具有通孔的芯衬底；至少部分地填充所述通孔并且覆盖所述芯衬底的上表面的第一模制构件，所述第一模制构件在所述通孔内具有腔；位于在所述芯衬底的所述上表面上的所述第一模制构件上的第一半导体芯片；布置在所述腔内的第二半导体芯片；位于所述第一模制构件上并且覆盖所述第一半导体芯片的第二模制构件；填充所述腔并覆盖所述芯衬底的所述下表面的第三模制构件；位于所述第二模制构件上并且将所述第一半导体芯片的第一芯片焊盘与所述芯衬底的芯连接布线电连接的第一再分布布线；以及位于所述第三模制构件上并且将所述第二半导体芯片的第二芯片焊盘与所述芯衬底的所述芯连接布线电连接的第二再分布布线。

相关申请的交叉引用

通过引用的方式将于2020年2月25日在韩国知识产权局提交的题为“Semiconductor Package and Method of Manufacturing the Semiconductor Package”(半导体封装件和制造半导体封装件的方法)的韩国专利申请No.10-2020-0022838的全部内容合并于此。

技术领域

实施例涉及半导体封装件和制造半导体封装件的方法。

背景技术

在扇出封装件中，电连接端子可以布置在布置有半导体芯片的区域之外的扇出区域中。在扇出封装件的情况下，实现包括堆叠在其中的不同半导体芯片的堆叠封装件可能是困难且昂贵的。

发明内容

实施例涉及一种半导体封装件，其包括：芯衬底，所述芯衬底具有通孔；第一模制构件，所述第一模制构件至少部分地填充所述通孔并且覆盖所述芯衬底的上表面，所述第一模制构件具有设置在所述通孔内以从所述芯衬底的下表面沿厚度方向延伸的腔；第一半导体芯片，所述第一半导体芯片布置在位于所述芯衬底的所述上表面上的所述第一模制构件上；第二半导体芯片，所述第二半导体芯片布置在所述第一模制构件的所述腔内；第二模制构件，所述第二模制构件位于所述第一模制构件上并且覆盖所述第一半导体芯片；第三模制构件，所述第三模制构件填充所述腔并且覆盖所述芯衬底的所述下表面；第一再分布布线，所述第一再分布布线位于所述第二模制构件上，并且将所述第一半导体芯片的第一芯片焊盘与所述芯衬底的芯连接布线电连接；第二再分布布线，所述第二再分布布线位于所述第三模制构件上，并且将所述第二半导体芯片的第二芯片焊盘与所述芯衬底的所述芯连接布线电连接；以及下再分布布线层，所述下再分布布线层位于所述第三模制构件上，并且具有分别电连接到所述第二再分布布线的下再分布布线。所述第一模制构件、所述第二模制构件和所述第三模制构件中的至少一者可以包括光可成像电介质材料。

实施例还涉及一种半导体封装件，其包括：芯衬底，所述芯衬底具有彼此相对的第一表面和第二表面，并具有从所述第一表面延伸到所述第二表面的通孔；第一模制构件，所述第一模制构件具有覆盖所述芯衬底的所述第一表面的第一部分和覆盖所述通孔的内侧壁的第二部分，所述第二部分具有设置在所述通孔内以从所述芯衬底的所述第二表面暴露的腔；第一半导体芯片，所述第一半导体芯片布置在位于所述芯衬底的所述第一表面上的所述第一模制构件上；第二半导体芯片，所述第二半导体芯片布置在所述第一模制构件的所述腔内；第二模制构件，所述第二模制构件位于在所述芯衬底的所述第一表面上的所述第一模制构件上并且覆盖所述第一半导体芯片；第三模制构件，所述第三模制构件位于所述芯衬底的所述第二表面上，填充所述第一模制构件的所述腔，并且覆盖所述第二半导体芯片；第一再分布布线，所述第一再分布布线位于所述第二模制构件上并且将所述第一半导体芯片的第一芯片焊盘与所述芯衬底的芯连接布线电连接；第二再分布布线，所述第二再分布布线位于所述第三模制构件上，并且将所述第二半导体芯片的第二芯片焊盘与所述芯衬底的所述芯连接布线电连接；以及下再分布布线层，所述下再分布布线层位于所述第三模制构件上并且具有分别电连接到所述第二再分布布线的下再分布布线。