[发明专利]制造半导体器件的方法

说明书

本公开涉及一种制造半导体器件的方法。在包括半导体衬底、绝缘层和半导体层的衬底上形成MISFET之后，在该衬底上形成层间绝缘膜和第一绝缘膜。而且，在第一绝缘膜和层间绝缘膜中的每一个中形成开口之后，在开口的底部和开口的侧表面中的每一个处、以及还在第一绝缘膜的上表面上形成第二绝缘膜。此外，通过蚀刻去除形成在开口的底部处的第二绝缘膜和形成在第一绝缘膜的上表面上的第二绝缘膜中的每一个。之后，在如下条件下蚀刻开口内部：与绝缘层相比，第一绝缘膜和第二绝缘膜中的每一个被更少地蚀刻。

技术领域

本发明涉及一种制造半导体器件的方法，并且本发明可以适当地应用于使用例如SOI衬底制造半导体器件的方法。

背景技术为了制造半导体器件，在半导体衬底上形成诸如MISFET(金属绝缘体半导体场效应晶体管)等半导体元件之后，在半导体衬底上形成包括多个层间绝缘膜和多个布线层的多层布线结构。存在将SOI衬底用作半导体衬底的技术。

下面列出了所公开的技术。

[专利文献1]日本未审查专利申请公开No.2013-219181。

专利文献1公开了一种技术，该技术与使用SOI衬底的半导体器件有关。

发明内容

期望改进通过使用SOI衬底而制造的半导体器件的可靠性。还期望降低通过使用SOI衬底而制造的半导体器件的制造成本。

根据本说明书的描述和附图，其他目的和新颖特征将变得很清楚。

根据一个实施例，一种制造半导体器件的方法包括以下步骤：(a)提供衬底，衬底包括半导体衬底、形成在半导体衬底上的绝缘层、形成在绝缘层上的半导体层、以及经由栅极绝缘膜形成在半导体层上的栅极电极。而且，该方法包括：(b)在步骤(a)之后，通过外延生长法在位于栅极电极的两侧的半导体层上形成外延层。而且，该方法包括：(c)在步骤(b)之后，通过硅化外延层的硅化在外延层中形成金属硅化物层。而且，该方法包括：(d)在步骤(c)之后，在衬底上形成层间绝缘膜以覆盖栅极电极和金属硅化物层。而且，该方法包括：(e)在步骤(d)之后，在层间绝缘膜上形成第一绝缘膜。而且，该方法包括：(f)在步骤(e)之后，在第一绝缘膜和层间绝缘膜中的每一个的与金属硅化物层重叠的部分处形成开口。而且，该方法包括：(g)在步骤(f)之后，在开口的底部和开口的侧表面中的每个处以及在第一绝缘膜的上表面上形成第二绝缘膜。而且，该方法包括：(h)在步骤(g)之后，形成在开口的底部处的第二绝缘膜和形成在第一绝缘膜的上表面上的第二绝缘膜中的每一个通过蚀刻被去除。而且，该方法包括：(i)在步骤(h)之后，在如下状态下蚀刻开口内部：层间绝缘膜的上表面被第一绝缘膜覆盖，并且开口的侧表面作为层间绝缘膜的侧表面被第二绝缘膜覆盖。而且，该方法包括：(j)在步骤(i)之后，在开口内部形成由导电材料组成的插塞。此外，步骤(i)在如下条件下被执行：与绝缘层相比，第一绝缘膜、第二绝缘膜和金属硅化物层中的每一个被更少地蚀刻。

附图说明

图1是示出根据一个实施例的半导体器件的制造工艺的一部分的工艺流程图；

图2是根据一个实施例的半导体器件的制造工艺中的截面图；

图3是接着图2的半导体器件的制造工艺中的截面图；

图4是接着图3的半导体器件的制造工艺中的截面图；

图5是接着图4的半导体器件的制造工艺中的截面图；

图6是接着图5的半导体器件的制造工艺中的截面图；

图7是接着图6的半导体器件的制造工艺中的截面图；

图8是接着图7的半导体器件的制造工艺中的截面图；

图9是接着图8的半导体器件的制造工艺中的截面图；

图10是接着图9的半导体器件的制造工艺中的截面图；