[发明专利]像素驱动电路及显示面板

权利要求书

1.一种像素驱动电路，其特征在于，包括：

第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、电容以及发光器件；

所述第一晶体管的栅极电性连接于第一节点，所述第一晶体管的源极电性连接于第二节点，所述第一晶体管的漏极电性连接于第三节点；

所述第四晶体管的栅极电性连接于第二控制信号，所述第四晶体管的源极电性连接于输入信号，所述第四晶体管的漏极电性连接于第四节点；

所述第五晶体管的栅极电性连接于发光控制信号，所述第五晶体管的源极电性连接于第一电源电压，所述第五晶体管的漏极电性连接于所述第二节点；

所述第六晶体管的栅极电性连接于所述发光控制信号，所述第六晶体管的源极电性连接于所述第三节点，所述第六晶体管的漏极电性连接于所述发光器件的阳极端；

所述第八晶体管的栅极电性连接于第三控制信号，所述第八晶体管的漏极电性连接于所述第一节点，所述第八晶体管的源极电性连接于所述第四节点；

所述电容的第一端电性连接于所述第一电源电压，所述第一电容的第二端电性连接于所述第一节点；

所述发光器件的阴极端电性连接于第二电源电压。

2.根据权利要求1所述像素驱动电路，其特征在于，所述第二晶体管的栅极电性连接于第一控制信号，所述第二晶体管的源极电性连接于数据信号，所述第二晶体管的漏极电性连接于所述第二节点；所述第三晶体管的栅极电性连接于所述第一控制信号，所述第三晶体管的源极电性连接于所述第四节点，所述第三晶体管的漏极电性连接于所述第三节点；所述第七晶体管的栅极电性连接于所述第二控制信号，所述第七晶体管的源极电性连接于所述第四节点或所述输入信号，所述第七晶体管的漏极电性连接于所述发光器件的阳极端。

3.根据权利要求1所述像素驱动电路，其特征在于，所述第一控制信号、所述第二控制信号、所述第三控制信号以及所述发光控制信号相组合先后对应于阳极初始化阶段、静态工作点初始化阶段以及补偿阶段。

4.根据权利要求3所述像素驱动电路，其特征在于，在所述阳极初始化阶段，所述第一控制信号为高电位，所述第二控制信号为高电位，所述第三控制信号为低电位跳变至高电位，所述发光控制信号为高电位。

5.根据权利要求3所述像素驱动电路，其特征在于，在所述静态工作点初始化阶段，所述第一控制信号为高电位，所述第二控制信号为高电位，所述第三控制信号为高电位，所述发光控制信号为高电位。

6.根据权利要求3所述像素驱动电路，其特征在于，在所述补偿阶段，所述第一控制信号为低电位，所述第二控制信号为低电位，所述第三控制信号为高电位，所述发光控制信号为高电位。

7.根据权利要求1所述像素驱动电路，其特征在于，所述第四晶体管和所述第八晶体管均为氧化物薄膜晶体管。

8.根据权利要求7所述像素驱动电路，其特征在于，所述第七晶体管为氧化物薄膜晶体管。

9.根据权利要求1所述像素驱动电路，其特征在于，所述第四晶体管、所述第七晶体管以及所述第八晶体管均为N型氧化物薄膜晶体管，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第五晶体管以及所述第六晶体管均为低温多晶硅薄膜晶体管均为P型低温多晶硅薄膜晶体管。

10.一种显示面板，其特征在于，包括如权利要求1至9任一项所述的像素驱动电路。