[发明专利]一种测量套刻误差的方法及测试结构

说明书

本发明公开了一种测量套刻误差的方法及测试结构，可应用于晶圆套刻误差的测量。所述测试结构由第一光罩和第二光罩按预置套刻偏移量交叉叠加组合，所述预置套刻偏移量分为零偏移量、左偏移量及右偏移量。本发明通过设计的测试结构结合电学测量法来准确测量晶圆的套刻误差，相对于传统的光学测量法，本发明中的电学测量法更易于实现，测量值接近于真实的套刻误差，且不仅能表征晶圆在光刻工艺过程中表面产生的套刻误差，同时能从立体角度表征整体的套刻误差。

技术领域

本发明涉及半导体光刻领域，尤其涉及一种测量套刻误差的方法及测试结构。

背景技术

套刻误差（overlay，OVL）是指在光刻制造工艺中，当前层的图案与前层图案之间的对准精度。由于集成电路芯片的制造是通过多层结构层叠而成，因此各层结构之间的套刻精度直接影响集成电路芯片的有效性及良品率。在半导体芯片的制备工艺中，可根据套刻误差值来调整制备集成电路芯片的工艺参数，以提高集成电路芯片的有效性及良品率，因此，测得精确的套刻误差值是提高良品率的关键步骤。

对于FinFET制备工艺，制备的过程更为复杂，需应用很多张光罩光刻来完成，而目前对于因光罩光刻导致的晶圆（wafer）的套刻误差所采用的测量方法主要是光学测量方法，但光学测量的缺点是测量结构是专门的OVL Pad，不能代表其他常用的或基本的金属线/栅极结构的套刻误差情况；且光学测量方法只能看到晶圆表面的套刻误差情况，对于真实的3D芯片，光学测量法并不能表征晶圆在表面以下的工艺偏移量情况。如图1所示，第一光罩1与第二光罩2在曝光之后完成图形的叠加，在理想情况下第一光罩1和第二光罩2完全对准，此时无套刻误差。但在实际的工艺制程中，第一光罩1和第二光罩2在光刻工艺过程中会产生套刻偏移量，如图2所示，第一光罩1和第二光罩2的图形叠加后，在晶圆下表面发生了偏移量，光学测量法仅能表征晶圆上表面的套刻误差，而监测不到晶圆表面下方发生的工艺偏移量，因而也无法表征两次光刻工艺之间真正的套刻误差。

因此，有必要提出一种不仅能测量晶圆平面套刻误差，且能在立体层面测量整体套刻误差的测量方法和测试结构。

发明内容

本发明的主要目的在于克服现有技术中的全部或部分不足，提供一种测量套刻误差的方法及测试结构，能在立体层面表征晶圆整体套刻误差，且能测量晶圆整体的套刻误差。为解决上述技术问题，本发明的解决方案是：

首先，本发明提供了一种用于测量套刻误差的测试结构，其中，所述测试结构包括第一光罩和第二光罩，所述第一光罩包括若干个第一图形，所述第二光罩包括若干个第二图形，所述第一光罩和第二光罩按预置套刻偏移量交叉叠加组合；所述第一图形既可以一个独立的图形，也可以是若干个独立或相互关联的子图形组成；第二图形也同样。工艺中根据实际需要来设置不同的组合，例如第一图形为一个独立的图形，第二图形为一些子图形组合而成。优选地，所述第一图形为栅结构图形或其组合，所述第二图形为金属线图形或其组合；所述第一图形连接形成正极板、所述第二图形连接形成负极板；或所述第一图形连接形成负极板、所述第二图形连接形成正极板；将所述正极板和负极板分别连线形成正测试端和负测试端。

所述预置套刻偏移量为零偏移量、左偏移量或右偏移量；所述零偏移量表示所述测试结构中的第二光罩相对于第一光罩位置对准，偏移量为0；所述左偏移量表示所述测试结构中第二光罩相对于第一光罩的位置向左偏移的偏移量，所述右偏移量表示所述测试结构中第二光罩相对于第一光罩的位置向右偏移的偏移量。本测试结构于晶圆平面来说可以测量平面任意方向例如X、Y或者其他任何一个方向上的偏移量；为了方便说明，本实施例中采用以观察者为坐标用“左”或“右”的方式来说明，例如：从左向右、左偏移量、从右向左、右侧等。