[发明专利]非易失性静态随机存取存储器和对应控制方法

说明书

本公开的实施例涉及非易失性静态随机存取存储器和对应控制方法。一种实施例集成电路包括存储器设备，存储器设备包括至少一个存储器点，至少一个存储器点具有一起被耦合到公共节点的易失性存储器单元和单个非易失性存储器单元。

相关申请的交叉引用

本申请要求2020年1月27日提交的法国申请No.2000761的权益，该案通过引用并入于此。

技术领域

本发明的实施例涉及集成电路和方法，特别地涉及包括存储器设备(诸如非易失性静态随机存取存储器设备)的集成电路和方法。

背景技术

非易失性静态随机存取存储器“NVSRAM”是在存储二进制数据的单个存储器点中组合了静态随机存取存储器“SRAM”单元和非易失性存储器(例如电可擦除可编程类型)的存储器，诸如电可擦除可编程只读存储器“EEPROM”。

NVSRAM存储器具有两种技术的优点，也就是说，它们在电路关断时不会丢失来自二进制数据的信息，并且具有无限的写入耐久性。

实际上，在操作期间，存储器的写入操作是在易失性单元上进行的，而在非易失性单元中的写入操作仅在集成电路关机时进行，以将在易失性存储器单元中存在的数据保存。

常规地，非易失性静态随机存取存储器NVSRAM的几乎唯一缺点是存储器点所占据的表面。

实际上，在常规技术中，一打晶体管被用于每个存储器点中，例如其中典型SRAM单元具有六个晶体管，与差分对非易失性单元(例如闪速存储器类型)组装在一起，通常每个非易失性单元包括三个晶体管。

另一缺点是在存储器断电时，存在为非易失性存储操作供应能量的电容器。其值通常约为一百微法拉(μF)，这会对这些存储器的拥挤和成本产生负面影响。

因此，期望的是受益于更紧凑的非易失性静态随机存取存储器。

发明内容

因此，根据一个方面，提出了一种集成电路，包括：存储器设备，该存储器设备包括至少一个存储器点，具有一起被耦合到公共节点的易失性存储器单元和单个非易失性存储器单元；以及单个选择晶体管，被耦合在公共节点与单个位线之间，易失性存储器单元的第一输出被耦合到公共节点，而易失性存储器单元的与第一输出互补的第二输出未被连接至易失性存储器单元外部的任何节点。

换句话说，易失性存储器单元的两个输出中的一个输出被耦合到单个非易失性存储器单元，而易失性存储器单元的两个输出中的另一输出未被耦合到非易失性存储器单元，因而甚至未被耦合到任何不属于易失性存储器单元的节点。

因此，与常规的差分方法不同，在这些常规的差分方法中，存储反向数据的两个非易失性单元各自被耦合到易失性存储器单元的两个输出中的一个输出，因此提出的是，每存储器点使用单个非易失性存储器单元。

此外，代替常规上被用于差分方法中的一对位线，单条位线被耦合到存储器点，以供特别地在读取和写入时接入该存储器点。

因此，减少了在每个NVSRAM存储器点中的晶体管数目，并减小了存储器设备的大小。

根据一个实施例，易失性存储器单元包括双稳态锁存器，该双稳态锁存器包括被反并联安装的两个反相器，并且非易失性存储器单元包括具有命令栅极和浮动栅极的状态晶体管，以及被串联耦合在公共节点与状态晶体管之间的存取晶体管。

因此，提出了对应于EEPROM型技术的非易失性存储器单元，这在读取和写入时的能量消耗方面特别有利。

因此，存储器点可以有利地包括等于7的晶体管数目。

根据一个实施例，至少一个存储器点还包括隔离晶体管，该隔离晶体管被串联耦合在公共节点与易失性存储器单元之间，例如以促进在非易失性存储器单元中的读取操作。