[发明专利]一种功率器件抗单粒子烧毁加固结构以及制备方法

说明书

本发明公开一种功率器件抗单粒子烧毁加固结构极及其制备方法，在半导体功率器件的漏电极区域设置一个N型多缓冲层区结构；在源电极与颈区电极处形成一沟槽并形成金属电极；所述颈区的下方设有集成晶体管；在P型体区与漂移区之间设置N型场截止层。采用本发明的技术方案，可以大大降低半导体功率器件漂移区和衬底同质结处的电场峰值和碰撞电离、减少因碰撞电离导致雪崩倍增而产生的载流子的数量；同时使器件内的电流密度大幅降低，从而降低因电流热效应而产生的热量，使器件的SEB安全工作电压得到了显著提高。

技术领域

本发明属于功率半导体器件技术领域，尤其涉及一种基于电场调制效应与附加电极结构的功率器件抗单粒子烧毁加固结构以及制备方法。

背景技术

功率半导体器件MOSFET具有开关速度快、输出功率大、驱动电路简单优点，可实现不同范围内的功率控制和转换，广泛应用于电力电子系统的电源管理，在空间应用领域具有巨大的开发潜力。碳化硅功率半导体器件MOSFET通常具有尺寸小及工作电压高的特点，易受到空间自然辐射环境的影响而发生单粒子效应(Single Event Effect，SEE)，其中单粒子烧毁(single event burnout，SEB)效应最为常见。SEB通常由重离子入射触发，当器件处于关断状态时，重离子入射后在轨迹上产生大量的电子-空穴对，改变漂移区的电场分布，使高电场峰值转移到漂移区和衬底同质结处，进而导致碰撞电离产生极高的电子-空穴对浓度，最终引起瞬态大电流。功率半导体器件内部一般具有寄生双极结型晶体管(bipolar junction transistor，BJT)结构，瞬态电流可使寄生BJT正向导通，寄生BJT和漂移区衬底同质结处碰撞电离的共同作用将最终导致器件内部电流急剧增大直至烧毁。因此，应用与空间领域的功率半导体器件必须具有抗SEB的能力。

自SEB现象被发现以来，SEB加固方法被广泛研究并提出。例如，在器件内部进行P⁺型源区扩展、在N^-型漂移区和衬底之间引入缓冲层以及在漂移区引入少子寿命复合中心等方法，都可以有效地提高器件的抗SEB能力，但同时也牺牲了器件的基本电学特性。例如，P⁺源区扩展的方法容易导致沟道区载流子浓度的减小，可使器件的正向导通电流密度降低；缓冲层的引入在降低衬底结峰值电场的同时也伴随着正向导通电阻的增加；少子寿命复合中心的引入一定会引起器件反向泄漏电流密度的增加，这将导致功耗的增大，不满足空间应用对半导体器件低功耗的要求，且目前针对功率半导体器件的抗单粒子烧毁加固结构主要应用于入射能量低的情况，对于高入射能量的抗单粒子加固的研究较少。

发明内容

本发明针对现有功率半导体器件SEB加固技术中的不足，提供一种基于电场调制效应与附加电极结构的功率器件抗单粒子烧毁加固结构以及制备方法。

为实现上述目的，本发明采用如下的技术方案：

一种功率器件抗单粒子烧毁加固结构，在半导体功率器件的漏电极区域设置一N型多缓冲层区结构；在源电极与颈区电极处形成一沟槽并形成金属电极；所述颈区的下方设有集成晶体管；在P型体区与漂移区之间设置N型场截止层。

进一步，N型多缓冲层结构外延宽度为11um、整体外延厚度为15μm，其内包含5层3μm厚度的子层，掺杂浓度由上至下分别为5.6×10¹⁶cm^-3、1.12×10¹⁷cm^-3、2.24×10¹⁷cm^-3、4.48×10¹⁷cm^-3、8.96×10¹⁷cm^-3。

进一步，P型体区结深为5.2μm、宽度为2.5μm。