[发明专利]集成芯片及形成存储器装置的方法

说明书

本公开的各种实施例针对一种集成芯片，其包括设置在衬底内的第一井区、第二井区和第三井区。第二井区在横向上在第一井区和第三井区之间。隔离结构设置在衬底内并且横向地围绕第一、第二和第三井区。浮置栅极上覆衬底并且从第一井区横向延伸到第三井区。介电结构设置在浮置栅极下方。位线写入区设置在第二井区内，并且包括设置在浮置栅极的相对侧上的源极/漏极区。位线读取区设置在第二井区域内，且与位线写入区横向地偏移非零距离，并且包括设置在浮置栅极的相对侧上的源极/漏极区域。

技术领域

本发明实施例是有关于集成芯片及形成存储器装置的方法。

背景技术

许多现代电子装置包含被配置成存储数据的电子存储器。电子存储器可为易失性存储器(volatile memory)或非易失性存储器(non-volatile memory，NVM)。易失性存储器在其被供电时存储数据，而NVM能够在断电时保持数据。多次可编程(multi-timeprogrammable，MTP)单元是下一代NVM的一个有希望的候选者。MTP单元可利用双极互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)双扩散金属氧化物半导体(double-diffused metal-oxide-semiconductor，DMOS)(bipolar CMOS DMOS，BCD)技术和/或高电压(high voltage，HV)CMOS技术集成在系统芯片(system-on-chip，SoC)应用中。其中，利用HV技术或BCD技术对MTP单元进行集成在物联网(internet of things，IoT)、电源管理、智能卡、微控制器单元(microcontroller unit，MCU)及汽车装置中得到应用。

发明内容

在一些实施例中，本申请提供了一种集成芯片，所述集成芯片包括设置在衬底内的第一井区，第二井区和第三井区，其中第二井区在第一井区和第三井区之间横向地隔开；隔离结构设置在衬底的正面内，其中隔离结构横向地围绕第一井区、第二井区和第三井区；浮置栅极上覆在衬底的正面，其中浮置栅极连续地从第一井区横向延伸到第三井区；介电结构设置在衬底和浮置栅极之间；位线写入区设置在第二井区内，其中位线写入区包括设置在浮置栅极的相对侧上的源极/漏极区；位线读取区设置在第二井区内并且与位线写入区横向偏移非零距离，其中位线读取区包括设置在浮置栅极的相对侧上的源极/漏极区。

在一些实施例中，本申请提供一种集成芯片，所述集成芯片包括设置在衬底内的井区；设置在衬底的正面内的隔离结构，其中隔离结构横向地包围井区；设置在井区内的位线写入区；设置在井区内且与位线写入区横向偏移非零距离的位线读取区；第一存储晶体管，其包括设置在位线写入区内的源极/漏极区和包括浮置栅极的第一浮置栅极部分的第一闸电极，其中第一存储晶体管的源极/漏极区设置在浮置栅极的相对侧，其中浮置栅极上覆衬底的井区；以及第二存储晶体管，其包括设置在位线读取区内的源极/漏极区和包括浮置栅极的第二浮置栅极部分的第二闸电极，其中第二存储晶体管的源极/漏极区设置在浮置栅极的相对侧。

在一些实施例中，本申请提供了一种用于形成存储器装置的方法，所述方法包括在衬底中形成隔离结构，其中隔离结构包括界定衬底的装置区的内侧壁；掺杂衬底以在衬底的装置区内形成中间井区；在中间井区的至少一部分和隔离结构的至少一部分上形成浮置栅极；以及掺杂衬底以在中间井区的第一部分内形成位线读取区，并在中间井区的第二部分内形成位线写入区，其中位线读取区包括在浮置栅极的相对侧上的源极/漏极区，且位线写入区包括在浮置栅极的相对侧上的源极/漏极区，其中中间井区的第一部分与中间井区的第二部分横向偏移非零值距离。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1A到图1C示出存储单元的一些实施例的各种视图，所述存储单元包括上覆在第一位线有源区及第二位线有源区之上的浮置栅极。