[发明专利]半导体结构及其制作方法以及DRAM

说明书

本发明提供的一种半导体结构及其制作方法以及使用该半导体结构的DRAM，涉及电子技术领域，包括半导体衬底；设置在所述半导体衬底上的多个下电极，多个所述下电极分布为多排结构，且相邻排的所述下电极相互交错排布；至少一层支撑件，所述支撑件具有椭圆形开口。在上述技术方案中，将支撑图案的具体结构设置为椭圆形以后，支撑图案与相邻的多个下电极连接并形成支撑固定时，便能够增加下电极之间的当前路径，有效的提高漏电路径的长度，解决因漏电路径短而发生的漏电问题。

技术领域

本发明涉及电子技术领域，尤其是涉及一种半导体结构及其制作方法以及DRAM。

背景技术

下电极通常用于集成电路中，缩减下电极的横向尺寸，从而节省有价值的电子基板面，是电子技术所追求的方向。

但是，随着元器件尺寸的缩小，下电极制备的工艺难度逐渐增加，而且随着下电极的横向尺寸减小，下电极的下电极也容易发生漏电的问题。

发明内容

本发明的目的在于提供一种半导体结构及其制作方法以及DRAM，以解决现有技术中下电极的下电极发生漏电的技术问题。

本发明提供的一种半导体结构，包括：

半导体衬底；

设置在所述半导体衬底上的多个下电极，多个所述下电极分布为多排结构，且相邻排的所述下电极相互交错排布；

至少一层支撑件，所述支撑件具有椭圆形开口。

本发明还提供了一种DRAM，包括所述半导体结构；所述半导体结构为多个，多个所述半导体结构均匀排布；所述半导体衬底中还包括掩埋沟道阵列晶体管；所述掩埋沟道阵列晶体管的有源区之一与位线连接，另一有源区与所述着陆焊盘电连接。

本发明还提供了一种半导体结构的制作方法，包括如下步骤：

提供半导体衬底；

在所述半导体衬底上形成包括至少一个模制氧化层和支撑件交替的叠层结构；

刻蚀所述叠层结构以形成接触孔；

在所述接触孔内形成下电极；

将所述至少一个支撑层图案化以形成支撑件，所述支撑件具有多个椭圆形开口，其中，每个所述开口同时连接多个相邻所述接触孔。

在上述技术方案中，将支撑图案的具体结构设置为椭圆形以后，支撑图案与相邻的多个下电极连接并形成支撑固定时，便能够增加下电极之间的当前路径，有效的提高漏电路径的长度，解决因漏电路径短而发生的漏电问题。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一个实施例提供的半导体结构的横截面示意图；

图2为图1所示的半导体结构的横截面局部放大图；

图3为本发明一个实施例提供的半导体结构的纵截面示意图。

附图标记：

1、下电极；2、支撑件；3、半导体衬底；4、漏电路径；

21、支撑图案。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。