[发明专利]半导体存储装置

说明书

实施方式提供能够实现电特性的提高的半导体存储装置。实施方式的半导体存储装置具备：半导体柱，具有半导体层，沿第一方向延伸；第一布线，沿与所述第一方向交叉的第二方向延伸；以及第一电极，配置于所述半导体柱与所述第一布线之间。而且，实施方式的半导体存储装置具备：第一绝缘膜，在所述第一电极与所述第一布线之间配置为与所述第一电极相邻；以及第二绝缘膜，在所述第一绝缘膜与所述第一布线之间配置为与所述第一绝缘膜相邻，且介电常数比所述第一绝缘膜的介电常数高。所述第二绝缘膜与所述半导体层的最短距离比所述第一电极与所述半导体柱的最短距离长。

相关申请

本申请享受以日本专利申请2020－051392号(申请日：2020年3月23日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体存储装置。

背景技术

提出了具有交替地层叠有绝缘膜和字线的层叠体和将该层叠体贯通的半导体柱的半导体存储装置。然而，半导体存储装置被期待可靠性的进一步的提高。

发明内容

本发明将要解决的课题在于提供能够实现可靠性的提高的半导体存储装置。

实施方式的半导体存储装置具备半导体柱、第一布线、第一电极、第一绝缘膜、以及第二绝缘膜。所述半导体柱具有半导体层，沿第一方向延伸。所述第一布线沿与所述第一方向交叉的第二方向延伸。所述第一电极配置于所述半导体柱与所述第一布线之间。所述第一绝缘膜在所述第一电极与所述第一布线之间配置为与所述第一电极相邻。所述第二绝缘膜配置于所述第一绝缘膜与所述第一布线之间。所述第二绝缘膜配置为与所述第一绝缘膜相邻。所述第二绝缘膜的介电常数高于所述第一绝缘膜。所述第二绝缘膜与所述半导体层的最短距离比所述第一电极与所述半导体层的最短距离长。

附图说明

图1是表示第一实施方式的半导体存储装置的整体构成的立体图。

图2是沿着图1中所示的层叠体的F2－F2线的剖面图。

图3是沿着图2中所示的层叠体的F3－F3线的剖面图。

图4是表示作为比较的半导体存储装置的一部分构成的剖面图。

图5是表示作为比较的同半导体存储装置的其他部分的构成的剖面图。

图6是表示第二实施方式的半导体存储装置的一部分的剖面图。

图7是表示第三实施方式的半导体存储装置的一部分的剖面图。

图8是表示第四实施方式的半导体存储装置的制造方法的一个例子中的成膜中途的状态的剖面图。

图9是表示该制造方法的一个例子中的下一工序的剖面图。

图10是表示该制造方法的一个例子中的下一工序的剖面图。

图11是表示该制造方法的一个例子中的下一工序的剖面图。

图12是表示该制造方法的一个例子中的下一工序的剖面图。

图13是表示该制造方法的一个例子中的下一工序的剖面图。

图14是表示通过该制造方法获得的第四实施方式的半导体存储装置的一部分的剖面图。

图15是表示第五实施方式的半导体存储装置的一部分的剖面图。

图16是表示第六实施方式的半导体存储装置的一部分的剖面图。

图17是表示第七实施方式的半导体存储装置的一部分的剖面图。

图18是表示第八实施方式的半导体存储装置的制造方法的一个例子中的成膜中途的状态的剖面图。