[发明专利]电容结构的处理方法及半导体结构

说明书

本发明提出一种电容结构的处理方法及半导体结构；电容结构的处理方法包含以下步骤：提供一衬底，在衬底表面形成着落垫，刻蚀着落垫；在衬底表面形成阻挡层，阻挡层覆盖着落垫；刻蚀阻挡层，以暴露着落垫的一部分；在衬底表面形成第一介质层，第一介质层覆盖着落垫和阻挡层；刻蚀第一介质层并形成电容接触插塞。通过上述工艺设计，本发明提出的电容结构的处理方法，能够在不改变电容大小的前提下，有效改善电容接触插塞与着落垫之间的过刻蚀问题，避免形成孔洞而造成电容上下电极的短路。

技术领域

本发明涉及半导体制备工艺技术领域，尤其涉及一种电容结构的处理方法及半导体结构。

背景技术

现有半导体结构的电容结构与着落垫相接触的位置容易产生过刻蚀，进而形成孔洞，由于高介电常数(High K)的材料黏附性与电容结构的电极材料(例如TiN)相比较差，若形成孔洞，高介电常数材料无法完全贴合电容结构的上电极与下电极，从而导致上、下电极接触，存在电容结构的上、下电极发生短路的风险。

发明内容

本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种避免电容接触插塞与着落垫的接触位置产生孔洞的电容结构的处理方法。

为实现上述目的，本发明采用如下技术方案：

根据本发明的一个方面，提供一种电容结构的处理方法；其中，电容结构的处理方法包含以下步骤：

提供一衬底，在所述衬底表面形成着落垫，刻蚀所述着落垫；

在所述衬底表面形成阻挡层，所述阻挡层覆盖所述着落垫；

刻蚀所述阻挡层，以暴露所述着落垫的一部分；

在所述衬底表面形成第一介质层，所述第一介质层覆盖所述着落垫和所述阻挡层；

刻蚀所述第一介质层并形成电容接触插塞。

根据本发明的其中一个实施方式，刻蚀所述阻挡层时，是将覆盖于所述着落垫顶面的所述阻挡层去除，以暴露所述着落垫的顶面。

根据本发明的其中一个实施方式，所述阻挡层的材料相对于所述衬底的材料具有高刻蚀选择比。

根据本发明的其中一个实施方式，所述衬底的材料包含氮化物，所述阻挡层的材料包含聚合陶瓷材料。

根据本发明的其中一个实施方式，所述第一介质层的材质包含氧化物。

根据本发明的其中一个实施方式，刻蚀所述第一介质层并形成电容接触插塞时，包含以下步骤：

刻蚀所述第一介质层，形成电容孔，所述电容孔贯穿所述第一介质层，所述着落垫的暴露于所述阻挡层的部分定义所述电容孔的部分孔壁；

在所述电容孔中形成电容，所述电容与所述着落垫相接触，以此得到所述电容接触插塞。

根据本发明的其中一个实施方式，所述电容包含第一电极、第二介质层以及第二电极。根据本发明的其中一个实施方式，所述第一电极的材质包含含氮导电材料，所述第二电极的材质包含含氮导电材料。

根据本发明的其中一个实施方式，所述第二介质层的材质包含高介电常数材料。

根据本发明的其中一个实施方式，刻蚀所述阻挡层时，包含将所述阻挡层的覆盖于所述着落垫顶面的部分的全部去除，以暴露所述着落垫的顶面的全部；其中，刻蚀所述第一介质层时，所述电容孔的孔底接触面与所述着落垫对齐。

根据本发明的其中一个实施方式，还包含以下步骤：

刻蚀所述阻挡层后，在所述衬底表面形成第一支撑层，所述第一支撑层覆盖所述着落垫和所述阻挡层；