[发明专利]电荷俘获存储器件

说明书

本公开一般地涉及半导体结构，更具体地涉及电荷俘获存储器件及制造和操作的方法。该半导体存储器包括：电荷俘获晶体管，其包括栅极结构、源极区和漏极区；以及自加热电路，其在电荷俘获晶体管的源极区和漏极区之间选择性地施加交替的偏置方向，以提供电荷俘获晶体管的擦除操作或编程操作。

技术领域

本公开一般地涉及半导体结构，更具体地涉及电荷俘获存储器件及制造方法。

背景技术

在电荷俘获晶体管(CTT)技术中，可以将N型高k金属栅极(HKMG)金属氧化物半导体场效应晶体管(MOSFET)用作多次可编程存储器(MTPM)元件，产生用于嵌入式非易失性存储器应用的零进程加法器和零掩码加法器解决方案。可通过以提高的栅极电压(Vg)和相对较高的漏极偏置(例如1.5V—N型MOSFET的深导通状态)，向N型MOSFET的高k电介质中注入电子来实现编程。可通过以大于2.5V的幅度(N型MOSFET的深关断状态)施加负栅极至漏极电压和/或负栅极至源极电压来擦除存储元件，使得注入的电子从晶体管的高k电介质材料中释放出来。

CTT存储器件中的擦除操作可导致擦除不足，从而将多次可编程存储器(MTPM)的耐久性限制为10x的编程/擦除周期。此外，试图解决CTT擦除操作的器件具有相对较高的功耗。此外，这些器件对于编程和擦除操作，在相同方向上可具有较高的电流流动，这会因器件一侧的相对较高的场而导致金属(例如钨(W))迁移以及时间相关的电介质击穿(TDDB)问题。此外，在当前的编程操作期间，由于电荷俘获饱和，存储窗口会受到限制。

发明内容

在本公开的一方面，一种半导体存储器包括：电荷俘获晶体管，其包括栅极结构、源极区和漏极区；以及自加热电路，其在所述电荷俘获晶体管的所述源极区和所述漏极区之间选择性地施加交替的偏置方向，以提供所述电荷俘获晶体管的擦除操作或编程操作。

在本公开的一方面，一种半导体存储单元包括：电荷俘获晶体管，其包括漏极区和多个源极区以及多个掺杂阱；以及自加热电路，其被配置为选择性地在第一方向和相反的第二方向上向所述源极区和所述漏极区施加偏置，以辅助所述电荷俘获晶体管的擦除操作或编程操作。

在本公开的一方面，一种半导体存储单元包括：金属氧化物半导体场效应晶体管(MOSFET)，其包括衬底、栅极结构、位于所述栅极结构下方的高k电介质材料、源极区和漏极区；以及自加热电路，其被配置为向所述衬底、所述高k电介质金属栅极结构、所述源极区和所述漏极区施加偏置，其中当施加到所述MOSFET的偏置方向在所述源极区和所述漏极区之间交替时，所述高k电介质金属栅极结构的所述高k电介质释放俘获的电荷。

附图说明

在下面的详细描述中，通过本公开的示例性实施例的非限制性示例，参考所提到的多个附图来描述本公开。

图1示出了根据本公开的方面的利用器件的源极-衬底-漏极结构作为寄生(npn)双极结型晶体管(BJT)的CTT存储器结构以及其他特征。

图2A至4B示出了根据本公开的方面的用于图1的CTT存储器结构的擦除和编程操作的各种存储单元和相应的控制电路。

图5A和5B示出了根据本公开的方面的已知方式和自加热方式的编程/擦除周期的结果。

图6示出了根据本公开的方面的利用器件的源极-衬底-漏极结构作为寄生(npn)双极结型晶体管(BJT)的替代CTT存储器结构及其他特征。

图7A和7B示出了根据本公开的方面的用于图6的CTT存储器结构的擦除和编程操作的存储单元和相应的控制电路结构。

具体实施方式