[发明专利]一种高频多芯片模组的扇出型封装及其制备方法

说明书

本发明公开了一种高频多芯片模组的扇出型封装，包括塑封了若干芯片的塑封层，芯片的引脚均外露在塑封层表面，对应于芯片引脚，在塑封层一侧设置用于引出芯片引脚的重新布线层以及设置于重新布线层远离塑封层一侧的锡球，被塑封在塑封层内的芯片表面和重新布线层表面涂覆有感光性有机介电层，在每一个芯片周围的感光性有机介电层上形成若干均匀分布的点状环形缺口，并在点状环形缺口中填充铜，在感光性有机介电层上表面设置铜层，铜层上表面设置不锈钢层。本发明还公开了此种扇出型封装的制备方法。采用本发明的设计方案，在芯片小型化的基础上，可以有效地对芯片间或者芯片与外界间的高频电磁干扰信号进行屏蔽。

技术领域

本发明涉及半导体封装技术领域，特别是一种高频多芯片模组的扇出型封装及其制备方法。

背景技术

随着半导体业界对系统级封装(SiP)的需求不断扩大，将多个芯片或者元件集成封装在一起构成一个具有特定功能模组的方式正在各个领域得到广泛应用，为了实现封装的小型化，需要将所集成封装的芯片和元件更加紧密的放置在一起，晶圆级扇出型封装(FOWLP)可以很好地满足SiP多芯片集成封装与封装小型化这两点要求，因而日渐成为SiP发展的重要技术方向。随着5G通讯以及AI人工智能时代的到来，在小型化的扇出型SiP封装模组中，越来越多地使用了高速处理芯片或高频射频芯片(频率超过1GHz)来进行数据的处理与传输，这些芯片在工作时会产生高频的信号辐射从而影响其它芯片的正常工作。如何对模组中的芯片(特别是高速、高频芯片或元件)进行有效地电磁屏蔽、防止它们之间的信号干扰，对于确保模组正常工作而言非常重要。

目前在扇出型封装中对于芯片间的电磁屏蔽结构，通常采用的方法有：1)在芯片和元件的周围放置金属框架做为电磁屏蔽结构，然后将其与芯片一起塑封在扇出型塑封层内。2)或者在将芯片和元件塑封后，对芯片之间的间隙位置处的塑封层进行开槽，并在槽内放入金属以起到电磁屏蔽的效果。对于第一种方法而言，针对每一个不同的模组都需要按照每一个芯片和元件的几何尺寸预先定制化制作金属框架，流程上比较繁琐，而且对于多芯片模组来说，金属框架的结构会比较复杂而且需要占用较大的面积，导致封装体积变大。对于第二种在塑封层上开槽填充金属的方法，通常塑封层上的槽体会比较宽(受限于在塑封层上开槽时较低的精度)，因此芯片之间的距离需要保持的比较大才能确保在塑封层上去顺利开槽，这样会影响封装的小型化，而且开槽会破坏已制作完成的塑封层的结构完整性，使得塑封层在整个工艺过程中的机械化学稳定性受到影响，损害工艺良率。

发明内容

发明目的：本发明的目的在于解决现有的封装的芯片间电磁屏蔽制作方法会影响芯片的小型化，同时可能会破坏塑封层的完整性的问题。

技术方案：为解决上述问题，本发明提供以下技术方案：

一种高频多芯片模组的扇出型封装，包括塑封了若干芯片的塑封层，芯片的引脚均外露在塑封层表面，对应于芯片引脚，在塑封层一侧设置用于引出芯片引脚和感光性有机介电层外露点的重新布线层以及设置于重新布线层远离塑封层一侧的锡球，被塑封在塑封层内的芯片表面和重新布线层表面涂覆有感光性有机介电层，在每一个芯片周围的感光性有机介电层上形成若干均匀分布的点状环形缺口，并在点状环形缺口中填充铜，在感光性有机介电层上表面设置铜层，铜层上表面设置不锈钢层。

因为增加了点状环形缺口的设计，使得铜层的下表面与芯片的下表面位于同一水平面，使得铜层和填充的铜配合能够通过点状环形缺口对芯片进行5面包封，即将芯片的四个侧面与上表面共计5个面进行包封，感光性有机介电层，铜层，以及不锈钢层共同组成了电磁屏蔽结构，可以有效地对芯片间或者芯片与外界间的高频电磁干扰信号进行屏蔽。

进一步地，不锈钢层、铜层和感光性有机介电层均位于塑封层内。

不同于传统扇出型封装中在扇出型塑封层外部制作的电磁屏蔽层，本发明所述的电磁屏蔽结构位于扇出型塑封层的内部，因此塑封层可以对电磁屏蔽结构提供保护。

进一步地，铜层和点状环形缺口中填充的铜一体化成型。