[发明专利]一种能够消除芯片位移差的晶圆级扇出型封装方法

说明书

本发明公开了一种能够消除芯片位移差的晶圆级扇出型封装方法，首先对应于采用的临时载片材质、塑封层材质、塑封温度和室温计算塑封后芯片会发生的偏移量，然后芯片预先向会发生的偏移方向的反方向位移足够距离并在临时载片上贴装，再对贴装了芯片的临时载片进行塑封，然后去除临时载片，在塑封层外露芯片引脚的侧面通过整体曝光制备重新布线层，最后在重新布线层上植球并切割为小的封装体。通过本发明的设计方案，能够很好的消除因为芯片在塑封过程中产生的位移差，以便在制作重新布线层时进行整体性曝光，省略了因为位移差而需要局部曝光的繁琐步骤。

技术领域

本发明涉及半导体封装技术领域，特别是一种能够消除芯片位移差的晶圆级扇出型封装方法。

背景技术

晶圆级扇出型封装做为一种颇具发展潜力的先进封装技术，由于其灵活的SiP集成封装能力、在封装小型化方面的优势、以及优良的封装性能，得到了业界的广泛认同与大力发展。

在扇出型封装的工艺流程里面，在芯片的贴装与塑封制程中，使用到了许多不同材质的物料例如临时载片(通常为SST，玻璃)、有机塑封料等，而且伴随着温度的升降，使得芯片的位置在贴装塑封完成之后常常产生偏移，即芯片的实际位置与设计的位置之间产生较大的偏差，这就是所谓的芯片移位问题(die shift)，芯片移位对于后续制程中制做重新布线层产生了诸多限制，影响布线精度与整体的封装良率。

针对这种在芯片的贴装塑封过程中产生的芯片移位问题，业界通常的做法是在后续制做重新布线层时，采用晶圆“分区域曝光”的方法来解决：即依次对晶圆上的每个微小的局部区域(而不是整个晶圆同时曝光，或者依次对晶圆上较大的区域进行局部曝光)进行曝光，根据每个区域芯片的实际位置做出调整，从而让制做的重新布线层的位置与芯片的位置能够较好的匹配起来。这种方法会使芯片与重新布线层之间的对位得到一定的矫正，但效果有限(因为不可能对晶圆上的每一颗芯片都去进行单独曝光)，但是该方法大大增加了制做重新布线层时光刻曝光的次数，极大地增加了重新布线层的制做难度并降低了效率，且需要对光刻机做出诸多改进才能很好地完成微小局部的分布式曝光，实现起来的难度和成本都较高。

发明内容

发明目的：本发明的目的在于解决现有的封装方式中，为了避免芯片移位而采用分区域曝光的方式大大增加了生产成本，降低生产效率的问题。

技术方案：为解决上述问题，本发明提供以下技术方案：

一种能够消除芯片位移差的晶圆级扇出型封装方法，包括以下步骤：

1)建立以晶圆中心为坐标原点的坐标轴，并对应于采用的临时载片材质、塑封层材质、塑封温度和室温计算塑封后芯片会发生的偏移量；

2)在临时载片上涂覆临时键合胶层，并在临时键合胶层上，芯片按照会发生的偏移方向的反方向位移步骤1)计算得到的偏移量的距离并贴装；

3)对贴装了芯片的临时载片进行塑封；

4)然后去除临时载片，在塑封层外露芯片引脚的侧面通过整体曝光制备重新布线层；

5)在重新布线层上植球并切割为小的封装体。

进一步地，所述步骤1)中，在晶圆上，越远离坐标原点的芯片塑封后偏移量越大。

进一步地，所述步骤1)中，设偏移量为(x′，y′)，偏移起始位置为(x₀，y₀)，偏移后的位置为(x₁，y₁)，可以得到如下公式：

x′＝x₁-x₀＝(Tm-Tr)*(CTEc-CTEm)*x₀

y′＝y₁-y₀＝(Tm-Tr)*(CTEc-CTEm)*y₀