[发明专利]用于锁存器复位逻辑的设备、系统及方法

权利要求书

1.一种设备，其包括：

第一存储器存储体；

第二存储器存储体；

局部锁存器电路，其经配置以响应于在有效电平下的第一时钟信号或第二时钟信号来保持与所述第一存储器存储体或所述第二存储器存储体相关联的存储数据，并且经配置以响应于在有效电平下的组合复位信号来复位所述存储数据；及

复位逻辑电路，其经配置以接收与所述第一存储器存储体相关联的第一复位信号、与所述第二存储器存储体相关联的第二复位信号且基于所述第一复位信号及所述第二复位信号提供所述组合复位信号，其中所述复位信号从有效电平改变为无效电平与所述第一时钟信号或所述第二时钟信号从无效电平改变为有效电平重合。

2.根据权利要求1所述的设备，其中所述第一时钟信号与所述第一存储器存储体中的存取操作相关联，并且所述第二时钟信号与所述第二存储器存储体中的存取操作相关联。

3.根据权利要求1所述的设备，其中所述第一复位信号是与所述第一存储器存储体相关联的第一行有效信号的下降沿，并且所述第二复位信号是与所述第二存储器存储体相关联的第二行有效信号的下降沿。

4.根据权利要求1所述的设备，其中所述复位逻辑电路包括：

第一触发器电路，其经配置以接收所述第一复位信号及所述第一时钟信号且提供第一反相复位信号；

第二触发器电路，其经配置以接收所述第二复位信号及所述第二时钟信号且提供第二反相复位信号；及

逻辑电路，其经配置以在所述第一反相复位信号及所述第二反相复位信号两者都无效时，提供在有效电平下的所述组合复位信号。

5.根据权利要求4所述的设备，其中所述第一触发器电路经配置以响应于所述第一时钟信号而提供在有效电平下的所述第一反相复位信号，且响应于所述第一复位信号而提供在无效电平下的所述第一反相复位信号，且其中所述第二反相器电路经配置以响应于所述第二时钟信号而提供在有效电平下的所述第二反相复位信号，且响应于所述第二复位信号而提供在无效电平下的所述第二反相复位信号。

6.根据权利要求1所述的设备，其进一步包含时钟逻辑，所述时钟逻辑经配置以接收所述第一时钟信号及所述第二时钟信号并基于所述第一时钟信号及所述第二时钟信号提供组合时钟信号，其中所述局部锁存器电路经配置以响应于所述组合时钟信号保持所述存储数据。

7.根据权利要求1所述的设备，其进一步包括第二局部锁存器电路，其中所述局部锁存器电路为写入局部锁存器，所述写入局部锁存器经配置以从全局数据总线接收数据并将所述所接收数据提供到所述第一存储器存储体或所述第二存储器存储体，且其中所述第二局部锁存器电路是读取局部锁存器，所述读取局部锁存器经配置以从所述第一存储器存储体或所述第二存储器存储体接收数据，并将所述所接收数据提供到所述全局数据总线。

8.一种设备，其包括：

第一存储器存储体，其经配置以响应于第一行有效命令而处于第一行有效状态，并且响应于第一列有效命令而处于第一列有效状态；

第二存储器存储体，其经配置以响应于第二行有效命令而处于第二行有效状态，并且响应于第二列有效命令而处于第二列有效状态；

复位逻辑电路，其经配置以基于所述第一行有效命令、所述第一列有效命令、所述第二行有效命令及所述第二列有效命令中的每一者提供组合复位信号；及

局部锁存器电路，其经配置以锁存所述第一存储器存储体的第一数据及所述第二存储器存储体的第二数据中的每一者并且响应于所述复位信号而被复位。

9.根据权利要求8所述的设备，其中所述行有效命令是激活信号，且所述列有效命令是写入或读取信号。

10.根据权利要求9所述的设备，其中所述第一行有效命令及所述第一列有效命令响应于所接收存取命令及第一存储体地址而产生，且所述第二行有效命令及所述第二列有效命令响应于所接收存取命令及第二存储体地址而产生。