[发明专利]一种集成电路芯片封装测试系统

说明书

本发明公开了一种集成电路芯片封装测试系统，该系统包括：单片机模块、FPGA模块、LCD触摸显示模块、电阻检测模块、电容检测模块、继电器模块及待检测芯片封装模块，所述单片机模块与FPGA模块连接；LCD触摸显示模块与单片机模块连接；电阻检测模块与FPGA模块连接；电容检测模块与FPGA模块连接；继电器模块与电阻检测模块连接；继电器模块与电容检测模块连接；待检测芯片封装模块与继电器模块连接。通过LCD触摸屏自定义检测顺序和判别标准，进行待检测芯片封装引脚中所有电阻值和电容值的检测，同时将检测结果通过LCD屏幕显示。本发明减少人力浪费，避免引脚疏漏与操作误差。适用于各类芯片封装，在集成电路芯片封装的电阻电容值检测中具有较强的实用价值。

技术领域

本发明涉及电子技术与具体实物操作领域，具体地说是一种通过控制继电器通断测量电容充放电的时间，判断芯片封装各引脚间电阻值和电容值的全自动测试系统，适用于任何芯片封装。

背景技术

随着集成电路越来越复杂的工艺发展，工艺尺寸的不断减小，芯片工作速度的增加，芯片的引脚越来越多，引脚间距越来越小，人工点触式测量往往工作量巨大，难度上升，且容易疏漏，测试存在误差等。封装引脚间的电阻值和电容值可以反映集成电路封装的连接性以及封装内部的电气特性，传统的电阻电容测试方法利用谐振电路，将电阻电容值转换为谐振频率，通过ADC采集得到谐振频率从而计算得到电阻值或电容值，但ADC采集会引入大量的噪声和误差，电阻电容的测试精度有限。同时，市面上的集成电路芯片封装测试系统专用性强，一种测试系统仅能测试一种特定的芯片封装，无法适用于不同芯片封装的检测。

发明内容

本发明的目的是针对日趋复杂的集成电路芯片封装中电阻值和电容值的全自动测量而提出的一种集成电路芯片封装测试系统，旨在：

(1)自定义集成电路芯片封装测试中的测试顺序和判断标准值；

(2)通过程控继电器的通断，构成芯片未上电时，各引脚间的电容充放电回路，测量电容充电时间，求得当前引脚间的电阻值或电容值；

(3)将测量得到的电阻值或电容值与标准值对比后，通过外接LCD显示屏显示电阻或电容检测结果，并判断是否符合要求。

实现本发明目的的具体技术方案是：

一种集成电路芯片封装测试系统，该系统包括：单片机模块、FPGA模块、LCD触摸显示模块、电阻检测模块、电容检测模块、继电器模块及待检测芯片封装模块，所述FPGA模块与单片机模块连接；LCD触摸显示模块与单片机模块连接；电阻检测模块与FPGA模块连接；电容检测模块与FPGA模块连接；继电器模块分别与电阻检测模块、电容检测模块连接；待检测芯片封装模块与继电器模块连接；其中：

所述电阻检测模块和电容检测模块具体电路相同，其具体电路包括电容充放电电路和比较器电路，所述电容充放电电路由电阻R1、电阻Rz、继电器K1、电容C1、电阻R2及继电器K2组成，电阻R1的一端连接电源、另一端连接继电器K1，继电器K1的另一端连接电阻Rz，电阻Rz的另一端连接电容C1的充电端，电容C1的另一端连接地，电容C1的充电端连接电阻R2，电阻R2的另一端连接继电器K2，继电器K2的另一端连接地；

所述比较器电路包括比较芯片U1、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9及电阻R10，其中比较芯片U1的3脚连接电阻R7和电阻R8的一端，电阻R7的另一端连接比较芯片U1的1脚，电阻R8的另一端连接电阻R9和电阻R10的一端，电阻R9的另一端连接电源，电阻R10的另一端连接地，比较芯片U1的2脚连接所述电容充电电路中电容C1的充电端和电阻R3的一端，电阻R3的另一端连接比较芯片U1的5脚，比较芯片U1的6脚连接电阻R5和电阻R6的一端，电阻R5的另一端连接电源，电阻R6的另一端连接地；比较芯片U1的4脚连接地，比较芯片U1的7脚连接电阻R4的一端，电阻R4的另一端连接比较芯片U1的5脚，比较芯片U1的8脚连接电源；