[发明专利]高电阻率半导体层中的富陷阱层

说明书

本发明涉及高电阻率半导体层中的富陷阱层，揭示包括电性隔离的结构以及形成包括电性隔离的结构的方法。在半导体衬底上方形成半导体层，并在该半导体层中形成浅沟槽隔离区。该半导体层包括具有大于或等于1000欧姆‑厘米的电阻率的单晶半导体材料。该浅沟槽隔离区经设置以围绕该半导体层的一部分，从而定义主动装置区。多晶层位于该半导体层中，并横向延伸于该主动装置区及围绕该主动装置区的该浅沟槽隔离区下方。

技术领域

本发明涉及半导体装置制造及集成电路，尤其涉及包括电性隔离的结构以及形成包括电性隔离的结构的方法。

背景技术

当使用块体半导体晶圆形成时，装置结构例如射频开关容易受高电容及本体间(body-to-body)泄漏影响。为降低易感性可采取的一种措施是提供具有围绕包含装置结构的主动装置区的三阱(triple well)隔离的块体半导体晶圆。为降低易感性可采取的另一种措施是用绝缘体上硅晶圆替代块体晶圆，在该绝缘体上硅晶圆中，顶部硅层提供主动装置区，且埋置绝缘体或埋置氧化物(buried oxide；BOX)层设于该主动装置区与位于该埋置绝缘体层下方的衬底之间。

尽管已证明这些措施适合其预期目标，但需要具有改进的电性隔离的结构以及形成包括改进的电性隔离的结构的方法。

发明内容

在本发明的一个实施例中，一种结构包括位于半导体衬底上方的半导体层，以及位于该半导体层中的浅沟槽隔离区。该半导体层包括具有大于或等于1000欧姆-厘米(ohm-cm)的电阻率的单晶半导体材料。该浅沟槽隔离区经设置以围绕该半导体层的一部分，从而定义主动装置区。该结构还包括位于该半导体层中的多晶层。该多晶层横向延伸于该主动装置区及围绕该主动装置区的该浅沟槽隔离区下方。

在本发明的一个实施例中，一种方法包括在半导体衬底上方形成半导体层，在该半导体层中形成浅沟槽隔离区，以及在该半导体层中形成多晶层。该半导体层包括具有大于或等于1000欧姆-厘米的电阻率的单晶半导体材料，该多个浅沟槽隔离区经设置以围绕该半导体层的一部分，从而定义主动装置区，且该多晶层横向延伸于该主动装置区及围绕该主动装置区的该多个浅沟槽隔离区下方。

附图说明

包含于并构成本说明书的一部分的附图示例说明本发明的各种实施例，并与上面所作的有关本发明的概括说明以及下面所作的有关这些实施例的详细说明一起用以解释本发明的这些实施例。在这些附图中，类似的附图标记表示不同视图中类似的特征。

图1-6显示依据本发明的实施例处于制程方法的连续制造阶段的结构的剖视图。

具体实施方式

请参照图1并依据本发明的实施例，提供由单晶半导体材料例如单晶硅组成的半导体衬底10。半导体衬底10可为由单晶半导体材料(例如，单晶硅)组成的块体晶圆，且该块体晶圆可为高电阻率块体晶圆。一般来说，高电阻率块体晶圆可包含电阻率大于或等于100欧姆-厘米的硅。在一个实施例中，该高电阻率块体晶圆可具有大于或等于1000欧姆-厘米的电阻率。

掺杂区12形成于主动装置区14中并位于半导体衬底10的顶部表面11下方。在一个实施例中，可用提供n型导电性的n型掺杂物(例如，磷及/或砷)掺杂该掺杂区12的半导体材料。利用暴露主动装置区14中的半导体衬底10的一部分的注入掩膜20，通过例如离子注入可形成掺杂区12。注入掩膜20可包括光阻层，其通过旋涂制程施加、经预烘烤、暴露于通过光掩膜投射的光、经曝光后烘烤，以及用化学显影剂显影。可选择注入条件(例如，离子种类、剂量、动能)以调节掺杂区12的电性及物理特性。在形成掺杂区12以后，可剥离注入掩膜20。