[发明专利]包括层叠的半导体芯片的半导体封装

说明书

本申请涉及包括层叠的半导体芯片的半导体封装。一种半导体封装可包括：基层；第一半导体芯片，其设置在基层上方并与基层间隔开；第二半导体芯片层叠物，其设置在基层与第一半导体芯片之间，该第二半导体芯片层叠物包括在垂直方向上层叠的多个第二半导体芯片；桥管芯层叠物，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物间隔开，该桥管芯层叠物包括在垂直方向上层叠的多个桥管芯并且将第一半导体芯片和基层电连接以供电；以及垂直互连器，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物和桥管芯层叠物间隔开，该垂直互连器将第一半导体芯片和基层电连接以传输信号。

技术领域

本专利文献涉及半导体技术，更具体地，涉及一种多个半导体芯片在垂直方向上层叠的半导体封装。

背景技术

随着电子产品的尺寸不断变小，电子产品需要多功能和大容量数据处理。因此，越来越需要增加这些电子产品中使用的半导体装置的集成度。

然而，由于半导体集成技术的限制，难以仅利用单个半导体芯片满足所需功能，因此，已制造了嵌入有多个半导体芯片的半导体封装。

发明内容

在实施方式中，一种半导体封装可包括：基层；第一半导体芯片，其设置在基层上方并且与基层间隔开；第二半导体芯片层叠物，其设置在基层与第一半导体芯片之间，该第二半导体芯片层叠物包括在垂直方向上层叠的多个第二半导体芯片；桥管芯层叠物，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物间隔开，该桥管芯层叠物包括在垂直方向上层叠的多个桥管芯并且将第一半导体芯片和基层电连接以供电；以及垂直互连器，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物和桥管芯层叠物间隔开，该垂直互连器将第一半导体芯片和基层电连接以传输信号。

在另一实施方式中，一种半导体封装可包括：基层；第一半导体芯片，其设置在基层上方并且与基层间隔开；第二半导体芯片层叠物，其设置在基层与第一半导体芯片之间，该第二半导体芯片层叠物包括在垂直方向上层叠的多个第二半导体芯片；第一桥管芯层叠物，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物间隔开，该第一桥管芯层叠物包括在垂直方向上层叠的多个第一桥管芯并且将第一半导体芯片和基层电连接以供电；以及第二桥管芯层叠物，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物和第一桥管芯层叠物间隔开，该第二桥管芯层叠物包括在垂直方向上层叠的多个第二桥管芯并且将第一半导体芯片和基层电连接以传输信号，其中，第一桥管芯层叠物和第二桥管芯层叠物彼此不同。

在另一实施方式中，一种半导体封装可包括：基层；第一半导体芯片，其设置在基层上方并且与基层间隔开；第二半导体芯片层叠物，其设置在基层与第一半导体芯片之间，该第二半导体芯片层叠物包括在垂直方向上层叠的多个第二半导体芯片；第一互连器，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物间隔开，该第一互连器将第一半导体芯片和基层电连接以供电；以及第二互连器，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物和第一互连器间隔开，该第二互连器将第一半导体芯片和基层电连接以传输信号，其中，第一互连器的宽度和间距中的至少一个大于第二互连器的宽度和间距中的对应一个。

附图说明

图1是示意性地例示了根据本公开的实施方式的包括存储器系统的数据处理系统的示例的示图。

图2是例示了根据本公开的实施方式的半导体封装的横截面图。

图3是示意性地例示了根据本公开的实施方式的半导体芯片的形成工艺的示图。

图4是示意性地例示了根据本公开的实施方式的桥管芯的形成工艺的示图。

图5A至图5F是例示了根据本公开的实施方式的半导体封装的制造方法的横截面图。

图6是例示了根据本公开的另一实施方式的半导体封装的横截面图。