[发明专利]一种提高槽栅GaN MIS FET器件可靠性的方法

权利要求书

1.一种提高槽栅GaN MIS FET器件可靠性的方法，其特征在于，包括如下步骤：

1)外延生长：在Si衬底上通过金属有机化学气相沉积自下而上分别生长AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、GaN冒层，形成Si基GaN外延晶片；

2)Si基GaN外延晶片清洗：将外延衬底依次放入MOS级丙酮和MOS级乙醇中超声3min，用流动的去离子水清洗样片2min并用氮气枪吹干；接着将器件浸入HF:HCl:H₂O体积比为1:4:20的溶液1min，去除表面上的天然氧化物，然后用去离子水冲洗2min并用氮气枪吹干，完成样品清洗；

3)光刻及对准标记形成：对样品甩正胶S9912，转速6000转/min，在100℃的热板上烘5min，通过紫外光刻、显影、定影，形成腐蚀窗口，同时在光刻胶上形成对准标记；

4)台面隔离：采用反应离子刻蚀法，利用氯气作为反应刻蚀气体，干法刻蚀GaN冒层、AlGaN势垒层、AlN插入层和部分GaN缓冲层；将有源区以外的异质结二维电子气刻蚀掉，形成器件有源区之间的隔离；

5)源、漏欧姆接触：对样品甩正胶AZ6130，转速为6000转/min，95℃的热板上烘2min；与步骤3)的对准标记套刻光刻，显影、定影形成源/漏电极窗口；然后采用电子束蒸发设备完成金属堆栈沉积，形成Ti/Al/Ni/Au金属层；在850℃下快速热退火30s，形成有源极与漏极的欧姆接触电极；

6)钝化层沉积：通过等离子体增强化学气相沉积法，以气体流量为1420sccm的N₂O、150sccm的SiH₄和392sccm的N₂作为化学反应源，温度为300℃，射频功率为15W，等离子体增强化学气相沉积的腔室压力为0.9Torr的条件下沉积150nm厚的SiO₂钝化层；

7)栅槽刻蚀：对样品甩聚甲基丙烯酸甲酯电子束胶，转速为2000转/min，180℃的热板上烘10min；采用电子束曝光在距离源极3μm，栅源间距为15μm的位置曝光栅槽图形，栅槽图形长度为2μm；经显影25s、定影5s形成栅槽窗口；利用RIE技术，在50W的功率下持续2min，通过CF₄等离子体干法刻蚀去除栅极区域的SiO₂层；接下来使用BCl₃和Cl₂等离子体干法刻蚀，刻蚀掉GaN冒层、AlGaN势垒层和AlN插入层，为确保刻蚀到底，过刻蚀10s，刻蚀GaN缓冲层2nm，形成栅槽；

8)表面处理形成GaO_xN_1-x沟道：将样品转移到低压化学气相沉积腔室中，使用50sccm的N₂处理样品表面5min，去除表面天然氧化物；接着以50sccm的O₂流量将暴露的GaN表面氧化5min，以50sccmN₂O气氛300℃进行预处理5min，以形成GaO_xN_1-x沟道；

9)栅介质层沉积：温度升高到780℃，气压为300mTorr，反应气体分别为70sccm流量的SiCl₂H₂和280sccm流量的NH₃条件下，用低压化学气相沉积10nm厚的Si₃N₄栅介质层；

10)栅金属沉积：对样品甩双层电子束胶，下层为共聚物胶，转速为3000转/min，150℃的热板上烘15min，上层为聚甲基丙烯酸甲酯电子束胶，转速为3000转/min，180℃的热板上烘10min；在栅槽位置处，采用电子束曝光套刻栅电极图形，设置栅电极尺寸2μm，曝光后经显影25s、定影5s形成栅电极图形窗口；采用电子束蒸发法在形成栅极图形窗口的介质层上生长Ni/Au金属层，与介质层之间形成肖特基接触，再使用丙酮将光刻胶去除；之后在N₂气氛中，400℃下进行快速热退火30s形成肖特基栅电极；

11)保护层沉积：通过等离子体增强化学气相沉积法，以气体流量为1420sccm的N₂O、150sccm的SiH₄和392sccm的N₂作为化学反应源，温度为300℃，射频功率为15W，等离子体增强化学气相沉积的腔室压力为0.9Torr的条件下沉积200nm厚的SiO₂保护层；

12)开孔及金属互联：对样品甩正胶S9912，转速6000转/min，在100℃的热板上烘5min，通过紫外光刻、显影、定影形成光刻窗口；最后利用反应离子刻蚀技术将欧姆接触电极和肖特基栅电极表面覆盖的Si₃N₄保护层材料移除，刻蚀反应气体采用CF₄和O₂，射频功率为50W完成开孔；互联金属采用粘附性好的Ti/Au金属叠层，利用电子束蒸发和剥离工艺完成。