[发明专利]一种提高槽栅GaN MIS FET器件可靠性的方法

说明书

本发明提供一种提高槽栅GaN MIS FET器件可靠性的方法，包括如下步骤：外延生长；Si基GaN外延晶片清洗；光刻及对准标记形成；台面隔离；源、漏欧姆接触；钝化层沉积；栅槽刻蚀；表面处理形成GaO_xN_1‑x沟道；栅介质层沉积；栅金属沉积；保护层沉积；开孔及金属互联。本发明采用在槽栅的GaN MIS HEMT结构里面抑制空穴诱导退化的方法，通过使用结晶的GaO_xN_1‑x的沟道层来抑制空穴诱导的退化，从而解决空穴诱导引起的阈值电压漂移问题，提高了器件的稳定性，有利于器件的产业化应用。

技术领域

本发明涉及电子元器件制造技术领域，具体涉及一种提高槽栅GaN MIS FET(氮化镓金属绝缘半导体场效应晶体管)器件可靠性的方法。

背景技术

常规的GaN MIS HEMT(氮化镓金属绝缘半导体高电子迁移率晶体管)是耗尽型器件，需要施加小于阈值电压的负栅压才能关断二维电子气沟道，在非开启的工作状态也需要电压偏置，使功耗增加，增大了电路的负担及安全隐患。在电力电子应用方面，增强型的GaN器件主要用于反相器、电源转换器等电路，使得电路结构的复杂度大大降低。

增强型槽栅GaN(氮化镓)基MIS FET(金属绝缘半导体场效应晶体管)器件通过将栅极下方AlGaN势垒层刻蚀掉，去除栅极下方沟道固有的极化正电荷，实现了常关型特性。然而现有技术的凹槽栅结构的GaN基MIS FET器件，在关态下的器件不稳定性仍是其主要的可靠性问题。在关态下由于处在大的反向偏压下，高电场区将通过碰撞电离产生电子-空穴对，产生的空穴朝着源极和栅极漂移，而电子跟随电势向漏极侧漂移。在长期反向偏置应力下，穿过栅极电介质层的空穴可能会在电介质中产生新的缺陷。然后，缺陷态的电子俘获将产生不可恢复的阈值电压偏移和栅极击穿。因此，空穴诱导引起的阈值电压漂移问题仍是现有槽栅GaN基MIS FET器件产业化进程的一大制约因素。因此，有必要对现有技术进行改进，以克服现有技术的不足。

发明内容

本发明的目的是提供一种提高槽栅GaN MIS FET器件可靠性的方法，采用在槽栅的GaN MIS HEMT结构里面抑制空穴诱导退化的方法，通过使用结晶的GaO_xN_1-x的沟道层来抑制空穴诱导的退化，从而解决空穴诱导引起的阈值电压漂移问题，提高了器件的稳定性，有利于器件的产业化应用。

为了实现上述目的，本发明采用的技术方案如下：

一种提高槽栅GaN MIS FET器件可靠性的方法，包括如下步骤：

1)外延生长：在Si衬底上通过金属有机化学气相沉积(MOCVD)自下而上分别生长AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、GaN冒层，形成Si基GaN外延晶片；

2)Si基GaN外延晶片清洗：将外延衬底依次放入MOS级丙酮和MOS级乙醇中超声3min，用流动的去离子水清洗样片2min并用氮气枪吹干；接着将器件浸入HF:HCl:H₂O体积比为1:4:20的溶液1min，去除表面上的天然氧化物，然后用去离子水冲洗2min并用氮气枪吹干，完成样品清洗；

3)光刻及对准标记形成：对样品甩正胶S9912，转速6000转/min，在100℃的热板上烘5min，通过紫外光刻、显影、定影，形成腐蚀窗口，同时在光刻胶上形成对准标记；

4)台面隔离：采用反应离子刻蚀(RIE)法，利用氯气(Cl₂)作为反应刻蚀气体，干法刻蚀GaN冒层、AlGaN势垒层、AlN插入层和部分GaN缓冲层；将有源区以外的异质结二维电子气刻蚀掉，形成器件有源区之间的隔离；