[发明专利]半导体器件及其形成方法

说明书

根据本公开的实施例的半导体器件包括第一晶体管和设置在第一晶体管上方的第二晶体管。第一晶体管包括彼此竖直堆叠的多个沟道构件以及邻接多个沟道构件的第一源极/漏极部件。第二晶体管包括鳍结构和邻接鳍结构的第二源极/漏极部件。半导体器件还包括电连接第一源极/漏极部件和第二源极/漏极部件的导电部件。本申请的实施例还提供了形成半导体器件的方法。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

半导体集成电路(IC)工业经历了快速增长。IC材料和设计的技术进步产生了多代IC，其中，每一代都具有比先前一代更小且更复杂的电路。在IC演进过程中，随着几何尺寸(即，可使用制造工艺创建的最小组件(或线))的减小，功能密度(即，单位芯片面积中的互连器件的数量)通常在增加。这种规模缩小工艺通常通过增加产量效率和降低相关成本来提供很多益处。这种按比例缩小工艺也增大了加工和制造IC的复杂度。

例如，随着集成电路(IC)技术朝着更小的技术节点发展，已经引入了多栅极器件，以通过增加栅极-沟道耦合、减小截止状态电流和减小短沟道效应(SCE)来改善栅极控制。多栅极器件通常是指具有栅极结构或其一部分设置在沟道区域的多于一侧上方的器件。鳍式场效应晶体管(FinFET)和多桥沟道(MBC)晶体管是多栅极器件的示例，这些器件已成为高性能和低泄漏应用的流行和有希望的候选者。FinFET的升高的沟道在多于一侧上被栅极围绕(例如，栅极围绕从衬底延伸的半导体材料“鳍”的顶部和侧壁)。MBC晶体管的栅极结构可以部分或全部围绕沟道区域延伸，以提供对两侧或更多侧沟道区域的访问。由于MBC晶体管的栅极结构围绕沟道区域，所以MBC晶体管也可以称为环绕栅极晶体管(SGT)或全环栅(GAA)晶体管。MBC晶体管的沟道区域可以由纳米线、纳米片、其他纳米结构和/或其他合适的结构形成。

互补金属氧化物半导体场效应晶体管(CMOSFET或CFET)由于其高抗噪性和低静态功耗而在半导体工业中占主导地位。尽管现有的CFET结构通常足以满足其预期目的，但不是在所有方面都令人满意。

发明内容

在一些实施例中，一种半导体器件，包括：第一晶体管，包括：彼此竖直堆叠的多个沟道构件，和邻接所述多个沟道构件的第一源极/漏极部件；第二晶体管，设置在所述第一晶体管上方，包括：鳍结构，和邻接所述鳍结构的第二源极/漏极部件；以及导电部件，电连接所述第一源极/漏极部件和所述第二源极/漏极部件。

在一些实施例中，一种半导体器件，包括：第一晶体管，包括：第一源极部件和第一漏极部件，和彼此竖直堆叠并且在所述第一源极部件和所述第一漏极部件之间延伸的多个沟道构件；以及第二晶体管，设置在所述第一晶体管上方，包括：第二源极部件和第二漏极部件，和在所述第二源极部件和所述第二漏极部件之间延伸的鳍结构，其中，所述第二源极部件直接位于所述第一源极部件上方，其中，所述第二漏极部件直接位于所述第一漏极部件上方。

在一些实施例中，一种形成半导体器件的方法，包括：在第一衬底上形成第一晶体管，其中，所述第一晶体管包括：第一源极部件和第一漏极部件，彼此竖直堆叠并且在所述第一源极部件和所述第一漏极部件之间延伸的多个沟道构件，和包围在所述多个沟道构件中的每一个周围的第一栅极结构；在所述第一晶体管上方沉积第一钝化层；在第二衬底上方形成外延层；在所述外延层上方沉积第二钝化层；将所述第二钝化层接合至所述第一钝化层；接合后去除所述第二衬底；图案化所述外延层以在所述多个沟道构件上方形成鳍结构；以及形成第二栅极结构以包围在所述鳍结构上方，其中，所述第二栅极结构与所述第一栅极结构接触。

本申请的实施例提供了竖直定向的互补晶体管。

附图说明

当结合附图进行阅读时，从以下详细描述可更好地理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出根据本公开的一个或多个方面的用于形成具有竖直定向的互补晶体管的半导体器件的方法的流程图。