[发明专利]半导体器件以及集成电路布局

说明书

半导体器件包括形成在衬底中的阱上方的晶体管和存储器拾取单元。晶体管包括具有第一宽度的第一鳍和在第一鳍上的两个第一源极/漏极部件。拾取单元包括具有第二宽度的第二鳍和在第二鳍上的两个第二源极/漏极部件。阱、第一鳍、第二鳍和第二源极/漏极部件具有第一导电类型。第一源极/漏极部件具有与第一导电类型相反的第二导电类型。第二宽度是第一宽度的至少三倍。拾取单元还包括在第二鳍上方并且连接两个第二源极/漏极部件的半导体层堆叠。本发明的实施例还涉及集成电路布局。

技术领域

本发明的实施例涉及半导体器件以及集成电路布局。

背景技术

半导体集成电路(IC)行业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都比上一代具有更小，更复杂的电路。在IC发展的过程中，功能密度(即，每个芯片区域的互连器件的数量)通常已经增加，而几何尺寸(即，可以使用制造工艺产生的最小部件(或线))已经减小。这种按比例缩小的过程通常通过提高生产效率和降低相关成本来提供收益。这种缩小也增加了处理和制造IC的复杂性。

例如，在存储器件(例如静态随机存取存储器或SRAM)中，相邻的n型阱(或N个阱)和p型阱(或P阱)之间的泄漏有时会导致闩锁问题。随着晶体管的继续缩小，闩锁问题变得更加严重。

发明内容

根据本发明实施例的一个方面，提供了一种半导体器件，包括：衬底，具有第一导电类型的第一阱；第一晶体管，包括：从第一阱延伸并具有第一宽度的第一鳍，其中，第一鳍为第一导电类型；和两个第一源极/漏极部件，位于第一鳍上，其中，两个第一源极/漏极部件为与第一导电类型相反的第二导电类型；以及存储器拾取单元，包括：第二鳍，从第一阱延伸并具有第二宽度，第二宽度是第一宽度的至少三倍；两个第二源极/漏极部件，位于第二鳍上，其中，第二鳍和两个第二源极/漏极部件为第一导电类型；和半导体层堆叠，位于第二鳍上方并连接两个第二源极/漏极部件。

根据本发明实施例的另一个方面，提供了一种半导体器件，包括：衬底，具有n型阱，n型阱邻接p型阱，n型阱和p型阱在用于存储器位的第一区域和用于拾取单元的第二区域上延伸；多个第一鳍结构，从第一区域中的p型阱突出的，每个第一鳍结构具有第一宽度；多个第二鳍结构，在第一区域中从n型阱突出，每个第二鳍结构具有第二宽度；一个或多个第三鳍结构，从第二区域中的p型阱突出，一个或多个第三鳍结构中的每个具有第三宽度；以及一个或多个第四鳍结构，从第二区域中的n型阱突出，一个或多个第四鳍结构中的每个具有第四宽度，其中，第四宽度是第二宽度的至少三倍。

根据本发明实施例的又一个方面，提供了一种集成电路(IC)布局，包括：用于存储器位的第一区域和用于拾取单元的第二区域；在第一区域和第二区域中延伸的n型阱；在第一区域和第二区域中延伸的p型阱；第一有源区域，在第一区域中的p型阱上方，每个第一有源区域具有第一宽度；第二有源区域，在第一区域中的n型阱上方，每个第二有源区域具有第二宽度；第三有源区域，在第二区域中的p型阱上，每个第三有源区域具有第三宽度；以及第四有源区域，在第二区域中的n型阱上方，每个第四有源区域具有第四宽度，其中，第四宽度至少是第二宽度的三倍，并且第三宽度至少等于第一宽度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本公开的各个方面的具有嵌入式存储器的集成电路(IC)的简化框图。

图2示出了根据一个实施例沿着有源区域的宽度方向的图1中的存储器宏的部分的两个截面图。

图3示出了根据一个实施例沿着有源区域的长度方向的图2中的存储器宏的部分的两个截面图。

图4示出了根据一个实施例具有高电流SRAM单元的图3中的存储器宏的部分的俯视图。