[发明专利]一种面向存算阵列的高速高压字线驱动电路

权利要求书

1.一种面向存算阵列的高速高压字线驱动电路，其特征在于，包括字线选通电路和高压控制电路，所述字线选通电路的电源连接高压控制电路的输出，所述字线选通电路的输出端输出转换后的信号；通过改变所述高压控制电路的输入信号，使其输入第一正高压、VDD、GND和第一负高压，高压控制电路的输出与字线选通电路的电压输入相连，并命名为V_REA、V_ERA和V_CTR，所述字线选通电路输出第一正高压或GND；

所述字线选通电路包括：第一高压PMOS晶体管M1、第二高压PMOS晶体管M2、第三高压NMOS晶体管M3、第四高压NMOS晶体管M4、第五高压PMOS晶体管M5、第六高压PMOS晶体管M6、第七高压NMOS晶体管M7、第八高压NMOS晶体管M8、第九高压NMOS晶体管M9、第十高压PMOS晶体管M10和第一高压反相器I1；

所述第一高压PMOS晶体管M1的源极、第二高压PMOS晶体管M2的源极和第一高压反相器I1的高电平与V_REA连接；

第一高压PMOS晶体管M1的栅极、第二高压PMOS晶体管M2的漏极、第四高压NMOS晶体管M4的源极、第十高压PMOS晶体管M10的源极连接；

所述第二高压PMOS晶体管M2的栅极、第一高压PMOS晶体管M1的漏极、第三高压NMOS晶体管M3的源极连接；

第三高压NMOS晶体管M3的栅极和第五高压PMOS晶体管M5的栅极都与in连接，第四高压NMOS晶体管M4的栅极和第六高压PMOS晶体管M6的栅极与in连接，第七高压NMOS晶体管M7的源极、第八高压NMOS晶体管M8的源极、第一高压I1反相器的低电平与V_REA连接，第三高压NMOS晶体管M3的源极、第四高压NMOS晶体管M4的源极、第五高压PMOS晶体管M5的源极、第六高压PMOS晶体管M6的源极接V_CTR，第五高压PMOS晶体管M5的漏极、第七高压NMOS晶体管M7的漏极、第八高压NMOS晶体管M8的栅极、第九高压NMOS晶体管M9的源极连接，第六高压PMOS晶体管M6的漏极、第八高压NMOS晶体管M8的漏极、第七高压NMOS晶体管M7的栅极连接，第九高压NMOS晶体管M9的漏极、第十高压PMOS晶体管M10的漏极与第一高压反相器I1的输入连接，第九高压PMOS晶体管M9的栅极与VDD电平连接，第十高压NMOS晶体管M10的栅极与-VDD电平连接；

所述字线选通电路包括第一字线选通电路和第二字线选通电路，所述第一字线选通电路、第二字线选通电路响应于字线选通信号；所述高压控制电路响应于高压控制信号in_REA、in_CTR、in_ERA，每条字线响应于该条字线的字线选通信号，所述字线选通电路的V_REA、V_ERA和V_CTR接于同一高压控制电路。

2.根据权利要求1所述的一种面向存算阵列的高速高压字线驱动电路，其特征在于，所述高压控制电路，包括：第一正高压、VDD、GND、第一负高压的外接供电电源，in_REA、in_CTR、in_ERA三个信号输入端，V_REA、V_ERA和V_CTR三个输出端；所述字线选通电路包括V_REA、V_ERA和V_CTR三个电压输入端，in_WLi字线选通信号，OUTi字线选通电路电压输出。