[发明专利]一种面向存算阵列的高速高压字线驱动电路

说明书

本发明公开了一种面向存算阵列的高速高压字线驱动电路，属于集成电路技术领域。所述高速高压字线驱动电路包括字线选通电路和高压控制电路，所述字线选通电路的电源连接高压控制电路的输出，所述字线选通电路的输出端输出转换后的信号；通过改变所述高压控制电路的输入信号，使其输出第一正高压、VDD、GND和第一负高压，高压控制电路的输出与电平控制电路的电压输入相连，并命名为VREA、VERA和VCTR，所述字线选通电路可以输出第一正高压或GND。本发明公开面向存算阵列的高速高压字线驱动电路具有良好对称性，在版图设计阶段可实现良好的匹配与n阱和p阱的复用，减少版图面积，适用于大规模存算阵列。

技术领域

本发明公开了一种面向存算阵列的高速高压字线驱动电路，集成电路技术领域。

背景技术

众所周知，自20世纪70年代起，冯诺依曼结构作为非常成熟的经典计算机结构沿用至今，但是随着技术的发展，这一结构在功耗、速度、延迟等方面已逐渐无法满足未来需要。存算一体架构利用了神经网络支持自适应性和容错性，将存储和计算融合，通过模数混合的存算一体技术，将权重嵌入存储单元，实现阵列的存算一体，从而降低了数据传输的时间和存取数据产生的功耗。

存算一体芯片由多个存算阵列构成，存算阵列的行列电压相比于Flash存储阵列具有独立性和多样性，需要在正高压、负高压和GND等多种电压中进行选择后施加到器件的栅极、源极、漏极、衬底、DNW等端口，通过器件端口的电压差实现存储和运算功能。存算阵列的拓扑结构与Flash存储器阵列相似，对于Flash存储器可以采用多层晶圆堆叠工艺，将核心器件与外围电路做到两个不同晶圆上，再采用特殊通孔工艺将其连接，从而提高核心器件所在晶圆的能效比。Flash阵列采用的非易失性器件用于实现存储数据的功能，因此可以采取扇区控制的方式，将行列化为不同扇区，由统一的驱动电路控制。

已有的Flash驱动电路的设计中[ROM存储阵列的字线驱动电路及ROM存储器CN09961810A]，在其电压转换模块必须保证精确的宽长比以保证PMOS导通电阻足够小，电平才可以翻转，另外将高压和低压施加于同一MOS的栅极和漏极会增加击穿风险。该方法使用了较多反相器增大了电路面积，在高密度的存算阵列中会降低整体能效比。该专利中没有对工作模式做明确说明，Flash采取扇区擦除的方式，并不适用于存算阵列。

存算一体阵列需要对权重和输入进行卷积运算，行列进行单独控制。存算一体芯片中的驱动电路的作用即为阵列提供工作电压，并直接改变器件所处的工作模式，驱动电路的切换频率直接决定了整体芯片的运算频率。为了追求更高的能效比和运算速度，除了减小核心器件的面积、缩短连线外，对驱动电路的性能、面积、可靠性也提出了更高的要求。因此需要设计一种新型对用于存算阵列的高速高压字线驱动电路，实现在输入、读出、擦除等模式下字线选中与未选中的高速切换。

发明内容

(一)解决的技术问题

为了解决字线驱动电路切换速度受限于电域和电压种类，并且实现存算阵列的行列单独控制，本发明提出一种面向存算阵列的高速高压字线驱动电路。

本发明公开了一种面向存算阵列的高速高压字线驱动电路，实现在输入、读出、擦除等模式下字线选中与未选中的高速切换。由于高压控制电路的模式选择功能，字线选通电路面积进一步降低，适用于在大规模存算阵列外围密集排布。

(二)技术方案

本发明公开了一种面向存算阵列的高速高压字线驱动电路，所述高速高压字线驱动电路包括字线选通电路和高压控制电路，所述字线选通电路的电源连接高压控制电路的输出，所述字线选通电路的输出端输出转换后的信号；通过改变所述高压控制电路的输入信号，使其输出第一正高压、VDD、GND和第一负高压，高压控制电路的输出与电平控制电路的电压输入相连，并命名为V_REA、V_ERA和V_CTR，所述字线选通电路可以输出第一正高压或GND。