[发明专利]通用处理套件

说明书

本文所述实施方式一般涉及适合在半导体处理腔室中使用的处理套件，与常规处理套件相比，所述处理套件用单个边缘环减小边缘效应并加宽处理窗口。所述处理套件一般包括设置为邻近于并且围绕在等离子体腔室中的半导体基板周边的边缘环。所述基板和所述边缘环之间的间隙的尺寸小于约1000μm，并且所述基板和所述边缘环之间的高度差小于约(+/‑)300μm。所述环的电阻率小于约50Ohm‑cm。

本申请是申请日为2017年3月3日、申请号为“201710124363.X”、发明名称为“通用处理套件”的发明专利申请的分案申请。

技术领域

本公开的实施方式一般涉及半导体处理，并且更具体地涉及一种用于半导体处理腔室中的处理套件。

背景技术

在等离子体处理腔室中执行各种半导体制造工艺，诸如等离子体辅助的蚀刻或化学气相沉积。基板支撑件在半导体处理腔室内的处理位置处支撑基板。在所述半导体处理腔室内维持包括一或多种处理气体的等离子体区域，以对设置在所述基板支撑件上的基板执行半导体制造工艺。

等离子体鞘是由空间电荷形成的强电场的薄区域，所述等离子体鞘将等离子体与材料边界分隔。在等离子体蚀刻期间，等离子体鞘形成于等离子体和正被蚀刻的基板、半导体处理腔室的壁以及半导体处理腔室的与所述等离子体区域接触的所有其他部分(包括所述处理套件)之间。

等离子体鞘的厚度(d)由如下所示等式1表示：

d＝(2/3)(ε/i)^1/2(2e/m)^1/4(V_P-V_DC)^3/4

(等式1)

在等式1中，“i”为离子电流密度，“ε”为真空介电常数，“e”为元电荷，“m”为离子质量，以及“V_P”为等离子体电位。如图所示，等离子体鞘的厚度可通过调整等离子体参数(即源功率和偏压功率)来增加或减小，所述源功率和偏压功率分别影响离子电流“i”和“V_DC”。在等离子体区域中产生的离子沿垂直于所述等离子体鞘的轨道在等离子体鞘中加速。因为等离子体鞘一般平行于基板的平面，所以穿过所述等离子体鞘的离子一般沿垂直方向冲击所述基板。相反地，等离子体鞘形状的扰动(例如由位于基板边缘的处理套件的存在引起)局部地改变离子通量，使得穿过等离子体鞘的离子沿非垂直方向冲击基板，从而产生蚀刻不均匀性。

因此，本领域中需要改进的处理套件。

发明内容

公开了一种适合在半导体处理腔室中使用的处理套件。在一个实施例中，处理套件包括边缘环。所述边缘环包括内环和外环。所述内环包括具有与第二表面相对的第一表面的非金属导电体。所述非金属导电体具有小于约50Ohm-cm的电阻率。所述内环进一步包括沿所述内环的内周边设置的凹口。所述凹口具有上升小于约1200μm的垂直分量和在约1300μm与约2500μm之间延伸的水平分量。所述外环耦接到所述内环并且环绕所述内环的周边。所述外环包括具有与第四表面相对的第三表面的石英主体。

在另一实施例中，公开了用于对基板执行半导体处理的等离子体腔室。所述等离子体腔室包括基板支撑组件和处理套件。所述处理套件适合于邻近基板支撑组件使用并且耦接到所述基板支撑组件的凸缘。所述处理套件包括边缘环和导电构件。所述边缘环包括沿所述边缘环的内周边设置的凹口。所述凹口具有上升小于约1200μm的垂直分量和在约1300μm和约2500μm之间延伸的水平分量。另外，所述导电构件耦接到所述边缘环。