[发明专利]一种串行通信系统

权利要求书

1.一种串行通信系统，其特征在于，包括主设备和从设备；

所述主设备和所述从设备均采用CPU+FPGA结构，其中，FPGA通过模拟RAM接口方式与对应的CPU连接而实现设备内通信；所述主设备的FPGA与所述从设备的FPGA，通过模拟SPI串行接口方式互相连接而实现设备间主从通信。

2.根据权利要求1所述的串行通信系统，其特征在于，所述主设备发送至所述从设备的通信数据帧中包括帧类型定义字，所述帧类型定义字用于指定当前所述通信数据帧的信息类型；

其中，不同的信息类型对应不同的缓存区，以便所述从设备在响应所述主设备时，针对与所述帧类型定义字对应的缓存区进行数据读写。

3.根据权利要求2所述的串行通信系统，其特征在于，不同的信息类型对应不同的优先级，以便所述主设备在向所述从设备发送通信数据帧时，具体将当前优先级最高的待发送的通信数据帧发送至所述从设备。

4.根据权利要求2所述的串行通信系统，其特征在于，所述信息类型包括以下至少一种：

实时控制帧、周期性控制信息刷新帧、指定地址信息读取帧、参数读写帧、快速状态信息回读帧、慢速状态信息回读帧、从机请求回应帧、其他约定信息回读帧。

5.根据权利要求1所述的串行通信系统，其特征在于，所述主设备的FPGA在向所述从设备发送通信数据帧时具体用于：

根据预设的发送周期定时发送对应的通信数据帧；以及，在所述主设备的CPU向FPGA的RAM特定地址中写入发送请求标志后，发送CPU所指定的通信数据帧。

6.根据权利要求1所述的串行通信系统，其特征在于，所述主设备与所述从设备间的SPI串行接口通过光纤连接。

7.根据权利要求2所述的串行通信系统，其特征在于，在所述主设备和所述从设备中，CPU与FPGA间的数据连接线包括地址线、数据线、控制线；所述主设备的FPGA与所述从设备的FPGA间的数据连接线包括时钟信号线、主设备发送线、从设备发送线。

8.根据权利要求7所述的串行通信系统，其特征在于，所述主设备与所述从设备在进行SPI串行通信时，具体在时钟信号的上升沿读数、在所述时钟信号的下降沿写数。

9.根据权利要求8所述的串行通信系统，其特征在于，所述主设备与所述从设备间的通信数据帧中均包括起始位和结束位；

所述起始位为所述时钟信号中连续出现的2个低电平和1个高电平；所述结束位为所述时钟信号中连续出现的2个高电平为1个低电平。

10.根据权利要求9所述的串行通信系统，其特征在于，所述主设备发送至所述从设备的通信数据帧的帧格式为：

起始位+帧类型定义字+关键控制命令字+分类信息包+校验字+结束位；

所述从设备发送至所述主设备的通信数据帧的帧格式为：

起始位+请求回传帧长度+关键状态信息字+分类信息应答包+校验字+结束位。