[发明专利]一种半导体外延结构及其制作方法、LED芯片

说明书

本发明提供了一种半导体外延结构及其制作方法、LED芯片，通过至少在一势垒层靠近所述第一型半导体层的一侧表面依次设有降温层和深阱层，至少在一势垒层靠近所述第二型半导体层的一侧表面依次设有浅阱层和升温层；其中，所述降温层、升温层用于所述势垒层与势阱层之间的生长温度过渡；所述深阱层、浅阱层用于对所述势垒层的电子限制。通过生长温度的控制，可有效释放势垒层与势阱层之间的应力；同时，在势阱层前后两端进一步形成阱类结构，有利于加强对势垒层的电子限制，从而提高其内量子效率。

技术领域

本发明涉及发光二极管领域，尤其涉及一种半导体外延结构及其制作方法、LED芯片。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。LED具有效率高、寿命长、体积小、功耗低等优点，可以应用于室内外白光照明、屏幕显示、背光源等领域。在LED产业的发展中，氮化镓(GaN)基材料是V-III族化合物半导体的典型代表，提高GaN基LED的光电性能已成为半导体照明产业的关键。

外延片是LED制备过程中的初级成品。现有的GaN基LED外延片包括衬底、N型半导体层、有源区和P型半导体层。衬底用于为外延材料提供生长表面，N型半导体层用于提供进行复合发光的电子，P型半导体层用于提供进行复合发光的空穴，有源区用于进行电子和空穴的辐射复合发光。

现有技术中的GaN基半导体发光外延结构，在其量子阱发光层的生长过程中，通常将InGaN阱层通常层叠于GaN垒层，然而由于InGaN和GaN之间存在晶格失配，在GaN垒层的生长InGaN阱层时，会使得InGaN阱层产生位错缺陷，使得整个量子阱发光层的发光效率降低。

有鉴于此，本发明人专门设计了一种半导体外延结构及其制作方法、LED芯片，本案由此产生。

发明内容

本发明的目的在于提供一种半导体外延结构及其制作方法、LED芯片，以解决因阱层和垒层之间存在较大的晶格失配，以及阱层与第一型半导体层之间亦存在较大的晶格失配，导致因晶格失配累加产生的应力会严重影响电子和空穴在空间的复合效率的问题。

为了实现上述目的，本发明采用的技术方案如下：

一种半导体外延结构，包括：

衬底；

在所述衬底表面依次堆叠的第一型半导体层、有源区、第二型半导体层；

所述有源区包括交替堆叠的势垒层和势阱层，且至少在一势垒层靠近所述第一型半导体层的一侧表面依次设有降温层和深阱层，至少在一势垒层靠近所述第二型半导体层的一侧表面依次设有浅阱层和升温层；其中，所述降温层、升温层用于所述势垒层与势阱层之间的生长温度过渡；所述深阱层、浅阱层用于对所述势垒层的电子限制。

优选地，所述深阱层在生长过程中，其生长温度从所述降温层的生长温度降低到低于所述势阱层的生长温度；所述浅阱层在生长过程中，其生长温度从所述势阱层的生长温度升高到所述升温层的生长温度。

优选地，所述升温层的生长温度低于所述势垒层的生长温度。

优选地，所述深阱层与所述浅阱层分别包括In组分渐变的Al_xGa_yIn_zN材料层，其中，0≤x≤1，0≤y≤1，0≤z≤1；进一步地，可为AlGaInN材料层或GaInN材料层。

优选地，所述深阱层与所述浅阱层包括禁带宽度渐变的材料层，且所述浅阱层的禁带宽度始终大于所述势阱层的禁带宽度，所述深阱层的局部禁带宽度小于所述势阱层的禁带宽度。

优选地，所述升温层与降温层分别包括非掺的材料层，所述深阱层与所述浅阱层分别包括P型掺杂的材料层，且掺杂浓度不高于5*10¹⁷cm^-3。