[发明专利]基板处理方法及利用该基板处理方法制造的半导体器件

说明书

本发明的一观点的基板处理方法包括如下的步骤：将具有凹槽的基板装载到腔室内；在所述凹槽的内壁上形成含钨(W)的成核层；在所述成核层上形成部分性填充所述凹槽内部的第一钨块体层；在所述第一钨块体层上形成晶体转换层；及在所述晶体转换层上形成晶粒尺寸相对小于所述第一钨块体层的第二钨块体层，以将所述凹槽内部全部填充。

技术领域

本发明涉及半导体器件的制造，更详细地说，涉及在具有凹槽的基板上形成钨薄膜的基板处理方法及利用该基板处理方法制造的半导体器件。

背景技术

近来，随着对存储装置的高容量和低功耗的需求，正在进行非挥发性的同时无需刷新的新一代存储装置的相关研究。对于这种新一代存储装置要求具有DRAM(DynamicRandom Access Memory，动态随机存储器)的高集成度、闪存的非挥发性、SRAM(StaticRAM，静态RAM)的高速性等。作为新一代存储装置提出了PRAM(Phase change RAM，相变RAM)、NFGM(Nano Floating Gate Memory，纳米浮栅存储器)、PoRAM(Polymer RAM，聚合物RAM)、MRAM(Magnetic RAM，磁性RAM)、FeRAM(Ferroelectric RAM，铁电RAM)、RRAM(Resistive RAM，电阻式RAM)等来作为符合上述的要求的新一代存储装置。

再则，随着半导体器件的集成度提高，半导体器件的组件的设计规则正在减少。在高度微缩(scaling)的半导体器件中多条布线和在其间插入的多个埋藏式电极(BuriedContact；BC)的形成工艺变得越来越复杂和困难。例如，因为单元(cell)区域与周边(peri)区域的结构差异形成台阶，因此在后续工艺中引起图案缺陷。

尤其是，在COP(Cell On Peri)结构的NAND器件中使用钨(W)金属作为下部布线的情况下，需具有低电阻率。而钨金属为了具有低电阻率，应沉积具有相对较大的晶粒尺寸(Grain Size)的钨(W)薄膜。在该情况下，存在在CMP(Chemical Mechanical Polishing，化学机械研磨)之后可出现诸如接缝(seam)或者空隙(void)的缺陷(defect)的可能性非常高的问题。

另外，在沉积晶粒尺寸比较小的钨薄膜的情况下，可密集地填充图案内部，但是存在提高薄膜的电阻率的问题。

发明内容

(要解决的问题)

本发明是用于解决上述的问题的，目的在于提供一种在半导体器件中可形成具有低电阻率的钨薄膜的基板处理方法及利用该基板处理方法制造的半导体器件。然而，这种课题仅是举例的，不得由此限定本发明的范围。

(解决问题的手段)

本发明的一观点的基板处理方法可包括如下的步骤：将具有凹槽的基板装载到腔室内；在所述凹槽的内壁上形成含钨(W)的成核层；在所述成核层上形成部分性填充所述凹槽内部的第一钨块体层；在所述第一钨块体层上形成晶体转换层；及在所述晶体转换层上形成晶粒尺寸相对小于所述第一钨块体层的第二钨块体层，以将所述凹槽内部全部填充。

根据所述基板处理方法，形成所述晶体转换层的步骤可包括将WF₆气体及B₂H₆气体供应于所述腔室内形成所述晶体转换层的步骤。所述晶体转换层为将后续沉积的第二钨块体层的晶粒初始化可执行形成所述第二钨块体层的小晶粒的功能。

根据所述基板处理方法，形成所述晶体转换层的步骤可包括：在将WF₆气体及B₂H₆气体供应于所述腔室内形成所述晶体转换层的步骤之后，将WF₆气体及SiH₄气体连续供应于所述腔室内以形成所述晶体转换层的步骤。