[发明专利]半导体装置以及半导体结构

说明书

本发明提供一种半导体装置以及半导体结构，该半导体装置用以保护内部电路，包括晶体管、第一掺杂区以及第二掺杂区。晶体管包括栅极端、源极端以及漏极端。栅极端耦接至接地端，源极端耦接至内部电路，漏极端耦接至输入/输出焊垫。第一掺杂区具有第一导电型。第二掺杂区具有第二导电型，且相互连接于第一掺杂区。第一掺杂区以及第二掺杂区形成栅极端。

技术领域

本发明是有关于一种半导体装置以及半导体结构，特别是有关于一种作为静电保护的半导体装置以及半导体结构。

背景技术

集成电路可因各种不同的静电放电事件而导致严重的损毁，一个主要的静电放电机制来自于人体，称之为人体放电模式(Human Body Model,HBM)，人体于100毫微秒(nano-second)左右的时间内，产生数安培的尖端电流至集成电路而将电路烧毁。第二种静电放电机制来自于金属物体，称之为机器放电模式(Machine Model,MM)，其产生较人体放电模式更高上许多的上升时间以及电流位准。第三种静电放电机制为元件充电模式(Charged-Device Model,CDM)，其中集成电路本身累积电荷并在上升时间不到0.5毫微秒的时间内，放电至接地端。因此，我们需要有效的静电保护装置来保护集成电路免于静电放电的危害。

发明内容

有鉴于此，本发明提出一种半导体装置，用以保护一内部电路，包括一晶体管、一第一掺杂区以及一第二掺杂区。上述晶体管包括一栅极端、一源极端以及一漏极端，其中上述栅极端耦接至一接地端，上述源极端耦接至上述内部电路，上述漏极端耦接至一输入/输出焊垫。上述第一掺杂区具有一第一导电型。上述第二掺杂区具有一第二导电型，其中上述第一掺杂区以及上述第二掺杂区相互连接，其中上述第一掺杂区以及上述第二掺杂区形成上述栅极端。

根据本发明的一实施例，上述第一导电型以及上述第二导电型为不同。

根据本发明的一实施例，半导体装置还包括一半导体基板、一第一阱、一第二阱、一第三阱以及一第四阱。上述半导体基板具有上述第一导电型。上述第一阱具有上述第二导电型，且形成于上述半导体基板中。上述第二阱具有上述第二导电型，且形成于上述第一阱中。上述第三阱具有上述第一导电型，形成于上述半导体基板中且与上述第一阱相互连接。上述第四阱具有上述第一导电型，形成于上述第一阱中，且位于上述第二阱以及上述第三阱之间，其中上述第一掺杂区以及上述第二掺杂区形成于上述第四阱。

根据本发明的一实施例，半导体装置还包括一第三掺杂区、一第四掺杂区以及一第五掺杂区。上述第三掺杂区具有上述第二导电型，形成于上述第二阱中。上述第四掺杂区具有上述第二导电型，形成于上述第一阱中且位于上述第三阱以及上述第四阱之间。上述第五掺杂区具有上述第一导电型，形成于上述第三阱中。

根据本发明的一实施例，上述第一掺杂区位于上述第二掺杂区以及上述第三掺杂区之间。

根据本发明的另一实施例，上述第二掺杂区位于上述第一掺杂区以及上述第三掺杂区之间。

根据本发明的一实施例，上述第三掺杂区形成上述漏极端。

根据本发明的一实施例，上述第四掺杂区形成上述源极端。

根据本发明的一实施例，上述第五掺杂区形成上述晶体管的一基极端，其中上述基极端耦接至上述接地端。

根据本发明的一实施例，半导体装置还包括一第一顶掺杂区以及一第二顶掺杂区。上述第一顶掺杂区具有上述第一导电型，形成于上述第一阱中且位于上述第二阱以及上述第四阱之间。上述第二顶掺杂区具有上述第一导电型，形成于上述第四阱中，其中上述第一掺杂区以及上述第二掺杂区形成于上述第二顶掺杂区中。

根据本发明的一实施例，第三掺杂区、上述第一掺杂区、上述第二掺杂区、上述第四掺杂区以及上述第五掺杂区形成一同心圆结构。