[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一垫结构以及一上凹槽，该垫结构位在该基底上，该上凹槽位在该垫结构的一顶表面上。该半导体元件的该制备方法包括形成一垫结构在一基底上以及形成一上凹槽在该垫结构的一顶表面上。

技术领域

本申请案主张2020年2月26日申请的美国正式申请案第16/801,650号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件以及该半导体元件的制备方法。特别是涉及一种具有一凹槽的半导体元件，以及具有该凹槽的该半导体元件的制备方法。

背景技术

半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且影响到最终电子特性、品质以及良率。因此，仍然持续着在达到改善品质、良率以及可靠度方面的挑战。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，包括：一基底；一垫结构，位在该基底上；以及一上凹槽，位在该垫结构的一顶表面上。

在本公开的一些实施例中，该垫结构包括一下垫以及一上垫，该下垫位在该基底上，该上垫位在该下垫上，而该上凹槽则位在该上垫的一顶表面上。

在本公开的一些实施例中，该半导体元件还包括一下凹槽，位在该下垫的一顶表面上，其中该上垫位在该下凹槽与该下垫上。

在本公开的一些实施例中，该半导体元件还包括二间隙子，贴合到该垫结构的两侧。

在本公开的一些实施例中，该上凹槽邻近该上垫的该顶表面的一边缘设置。

在本公开的一些实施例中，该垫结构包括一下垫、一中垫以及一上垫，该下垫位在该基底上，该中垫位在该下垫上，该上垫位在该中垫上，而该上凹槽则位在该上垫的一顶表面上。

在本公开的一些实施例中，该半导体元件还包括一下凹槽以及一中凹槽，该下凹槽位在该下垫的一顶表面上，该中凹槽位在该中垫的一顶表面上，其中该中垫位在该下凹槽与该下垫上，而该上垫则位在该中凹槽与该中垫上。

在本公开的一些实施例中，半导体元件，还包括一重分布层，位在该基底上，其中该垫结构位在该重分布层上。

在本公开的一些实施例中，该垫结构包括一下垫以及一上垫，该下垫位在该重分布层上，该上垫位在该下垫上，而该上凹槽则位在该上垫的一顶表面上。

在本公开的一些实施例中，该半导体元件还包括一基础凹槽以及一下凹槽，该基础凹槽位在该重分布层的一顶表面上，该下凹槽位在该下垫的一顶表面上并直接位在该基础凹槽上方，其中该下垫位在该基础凹槽与该重分布层上，该上垫位在该下凹槽与该下垫上，而该上凹槽则直接位在该下凹槽上方。

在本公开的一些实施例中，该上凹槽的一深度对该垫结构的一厚度的一比率，介于1：10到1：20之间。

在本公开的一些实施例中，该半导体元件还包括一应力释放结构，直接位在该垫结构下方。

在本公开的一些实施例中，该应力释放结构包括一导电架以及多个隔离区段，该导电架直接位在该垫结构下方，该多个隔离区段位在该导电架内。

在本公开的一些实施例中，该半导体元件还包括一应力缓冲层，位在该应力释放结构与该垫结构之间，其中该应力缓冲层由一材料所制，该材料具有一热膨胀系数以及一杨氏模量，该热膨胀系数小于约20ppm/℃，而该杨氏模量小于约15GPa。