[发明专利]灵敏放大器及其控制方法

说明书

本发明涉及一种灵敏放大器及其控制方法，包括：第一电源端、第二电源端、第一开关单元、第二开关单元、第三开关单元、第四开关单元、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管。该灵敏放大器工作时，通过向所述四个开关单元分别输出合适的时序逻辑信号，控制所述四个开关单元的开与关，可以消除第一NMOS管与第二NMOS管、第一PMOS管与第二PMOS管的阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，解决感测裕度过小的问题，使得灵敏放大器能够快速有效地放大信号。

技术领域

本发明涉及半导体存储器技术领域，特别是涉及一种灵敏放大器及其控制方法。

背景技术

存储器装置当中的动态随机存取存储器(DRAM)以通过向存储单元写入和读取数据的方式进行操作，存储单元连接至位线(BL)和互补位线(BLB)。灵敏放大器被广泛应用于各种存储器装置中，当应用于动态随机存取存储器中时，在合适的时间点下开启灵敏放大器，可以放大位线与互补位线之间的微弱电压差，从而使得存储单元中存储的数据可以被正确地读出。

目前，由于DRAM的电源电压在不断降低、器件尺寸也在不断缩小，传统灵敏放大器的感测裕度(sensing margin)变得越来越小，同时，由于构成灵敏放大器的器件可能由于工艺变化、温度等而具有不同阈值电压，不同器件之间存在阈值电压失配，而阈值电压失配会引起失配噪声(offset noise)；感测裕度越来越小及存在失配噪声均会容易引起感测裕度不足的问题，使得灵敏放大器不能快速有效地放大信号，进而降低DRAM的性能。

发明内容

基于此，有必要提供一种可消除灵敏放大器由于阈值电压失配引入的偏移噪声，增加灵敏放大器的感测裕度，能够解决感测裕度过小问题的灵敏放大器及其控制方法。

为了实现上述目的，一方面，本发明提供了一种灵敏放大器，包括：第一电源端、第二电源端、第一开关单元、第二开关单元、第三开关单元、第四开关单元、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管；其中，

所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极及所述第四PMOS管的源极均与所述灵敏放大器的第一电源端相连接；所述第一PMOS管的漏极、所述第二PMOS管的栅极及所述第三PMOS管的栅极均与读出位线相连接，所述第三PMOS管的漏极与所述读出位线电连接；所述第一PMOS管的栅极、所述第二PMOS管的漏极及所述第四PMOS管栅极均与互补读出位线相连接，所述第四PMOS管的漏极与所述互补读出位线电连接；

所述第一开关单元的第一端与互补位线相连接，第二端与所述读出位线相接，控制端与第一隔离信号相连接；

所述第二开关单元的第一端与位线相连接，第二端与所述互补读出位线相连接，控制端与第二隔离信号相连接；

所述第三开关单元的第一端与所述读出位线相连接，第二端与所述位线相连接，控制端与第一偏移消除信号相连接；

所述第四开关单元的第一端与所述互补读出位线相连接，第二端与所述互补位线相连接，控制端与第二偏移消除信号相连接；

所述第一NMOS管的源极及所述第二NMOS管的源极与所述灵敏放大器的第二电源端相连接；所述第一NMOS管的栅极与所述位线相连接，所述第一NMOS管的漏极与所述读出位线相连接；所述第二NMOS管的栅极与所述互补位线相连接，所述第二NMOS管的漏极与所述互补读出位线相连接。

在其中一个实施例中，所述第一开关单元包括第一开关管，所述第二开关单元包括第二开关管，所述第三开关单元包括第三开关管及第四开关管，所述第四开关单元包括第五开关管及第六开关管；

所述第三开关管的第一端与所述读出位线相连接，第二端与所述第三PMOS管的漏极相连接，控制端与所述第一偏移消除信号相连接；