[发明专利]一种功率放大器的偏置电路、装置及设备

说明书

本申请公开一种功率放大器的偏置电路、装置及设备，该电路包括：第一部分电路、第二部分电路和电源；电源与第一部分电路电源端相连；第一部分电路两端与第二部分电路两端并联，并联后一端与功率放大器的第一晶体管的栅极相连；第一部分电路、第二部分电路分别对第一晶体管栅极提供第一偏置电压和第二偏置电压，叠加后提供稳定偏置电压；偏置电路阻抗位于预设阻抗范围。如此，利用第一部分电路为功率放大器提供第一偏置电压，第二部分电路为功率放大器提供第二偏置电压，第二偏置电压能够对第一偏置电压进行调整，为功率放大器提供稳定偏置电压，且偏置电路阻抗位于预设阻抗范围，保证功率放大器线性度性能，及降低功率放大器记忆效应。

技术领域

本申请涉及电子技术，尤其涉及一种功率放大器的偏置电路、装置及设备。

背景技术

射频放大器的偏置电路用于为功率管提供稳定的直流偏置，对于MOS晶体管放大器，主要是为MOS晶体管的栅极提供直流偏置电压。

图1为现有的功率放大器的偏置电路的组成结构示意图。如图1所示，偏置电路包括：M管和电流源IBIAS；具体连接方式：M管的漏极与电流源IBIAS相连，M管的源极接地，M管的漏极与栅极短接；M管的栅极与功率放大器之M0管的栅极相连，用于为M0管的栅极提供偏置电压；M0管是包括在信号放大电路中，用于对输入信号的放大；信号放大电路还包括：电容C1、电容C2、电压源VCC和电感L；具体连接方式：M0管的栅极与电容C1的一端相连，电容C1的另一端作为射频信号输入端；M0管的漏极通过电感L与电压源VCC相连，还与电容C2的一端相连，电容C2的另一端作为射频信号输出端，M0管的源极与接地端相连。基于上述偏置电路，由于M管为二极管连接，二极管为非线性元器件，故非线性效应导致M管的栅源电压随输入射频信号的功率增大而降低，即提供给M0管的偏置电压降低，进而导致M0管的线性度变差。

发明内容

为解决上述技术问题，本申请提供一种功率放大器的偏置电路、装置及设备。

本申请的技术方案是这样实现的：

第一方面，提供了一种功率放大器的偏置电路，所述偏置电路包括：第一部分电路、第二部分电路和电源；

所述电源与所述第一部分电路的电源端相连，用于为所述第一部分电路供电；

所述第一部分电路的两端与所述第二部分电路的两端并联，并联后的一端与信号放大电路中功率放大器的第一晶体管的栅极相连；所述第一部分电路用于对所述第一晶体管的栅极提供第一偏置电压；所述第二部分电路用于对所述第一晶体管的栅极提供第二偏置电压；所述第一偏置电压和所述第二偏置电压叠加后为所述第一晶体管的栅极提供稳定的偏置电压；

所述偏置电路的阻抗位于预设阻抗范围。

上述方案中，所述第一部分电路包括：第二晶体管、第三晶体管、第一电阻和第一电容；其中，所述第二晶体管的漏极与所述电源相连，所述第二晶体管的漏极与栅极相连；所述第二晶体管的源极与所述第二部分电路的一端相连；所述第二晶体管的栅极通过所述第一电阻与所述第三晶体管的栅极相连，还通过所述第一电容与接地端相连；所述第三晶体管的漏极与所述电源相连，所述第三晶体管的源极与所述第二部分电路的另一端相连，还与所述第一晶体管的栅极相连。

上述方案中，所述第一部分电路还包括：第二电阻；其中，所述第二电阻为可变电阻；所述第一电容通过所述第二电阻与接地端相连。

上述方案中，所述电源包括：电流源、第一电压源和第二电压源；所述第一电压源与所述第三晶体管的漏极相连；所述第二电压源通过所述电流源与所述第二晶体管的漏极相连。

上述方案中，所述偏置电路还包括：第三电阻；所述第三晶体管的源极通过所述第三电阻与所述第一晶体管的栅极相连。