[发明专利]CVD金属晶种层在审
| 申请号： | 202110190127.4 | 申请日： | 2015-11-19 |
| 公开（公告）号： | CN112992860A | 公开（公告）日： | 2021-06-18 |
| 发明（设计）人： | 李雅玲;吴林荣;卢一斌 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/532 | 分类号： | H01L23/532;H01L21/768 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | cvd 金属 晶种层 | ||
1.一种集成电路器件，包括：
半导体衬底；
介电层，设置在所述半导体衬底上方并且具有布置在所述介电层内的开口；
金属晶种层，设置在所述开口的表面上，邻接所述介电层，所述金属晶种层是选自钴(Co)、镍(Ni)、铝(Al)、锌(Zn)或铂(Pt)的组的一种金属或多种金属材料的合金；以及
金属层，填充所述开口的剩余部分，所述金属层是铜或铜合金的金属层。
2.根据权利要求1所述的集成电路器件，其中，所述金属晶种层具有大于的厚度。
3.根据权利要求2所述的集成电路器件，其中，所述金属晶种层是具有大于约的厚度的钴层。
4.根据权利要求1所述的集成电路器件，其中，
所述金属晶种层是钴晶种层。
5.根据权利要求4所述的集成电路器件，其中，
所述钴晶种层具有到的范围内的厚度。
6.根据权利要求1所述的集成电路器件，还包括：
阻挡层，设置在所述金属晶种层和所述介电层之间。
7.根据权利要求1所述的集成电路器件，其中，所述阻挡层覆盖所述开口的侧面和底面。
8.根据权利要求1所述的集成电路器件，其中，所述阻挡层包括氮化钽(TaN)或氮化钛(TiN)。
9.根据权利要求1所述的集成电路器件，其中，所述金属晶种层具有从至的范围内的厚度。
10.一种集成电路器件，包括：
半导体衬底；
介电层，设置在所述半导体衬底上方并且具有布置在所述介电层内的开口；
导电互连层，设置在所述开口下方并且由另一介电层围绕；
金属晶种层，设置在所述开口的表面上，邻接所述介电层，所述金属晶种层是选自钴(Co)、镍(Ni)、铝(Al)、锌(Zn)或铂(Pt)的组的一种金属或多种金属材料的合金；以及
金属层，填充所述开口的剩余部分，所述金属层是铜或铜合金的金属层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110190127.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：测试分选机中的测试托盘移送方法
- 下一篇：一种白钨捕收剂及其制备方法
