[发明专利]CVD金属晶种层

说明书

本发明涉及形成金属互连层的改进的方法以减小空隙和提高可靠性以及相关的器件。在一些实施例中，介电层形成在半导体衬底上方并且具有布置在介电层内的开口。使用化学汽相沉积(CVD)工艺在开口的表面上形成金属晶种层。然后在金属晶种层上镀金属层以填充开口。使用CVD工艺形成金属晶种层为晶种层提供良好的均匀性，这允许填充介电层中的高高宽比的开口而没有空隙或夹断。本发明的实施例还涉及CVD金属晶种层。

本申请是分案申请，其母案申请的申请号为201510799665.8、申请日为2015年11月19日、发明名称为“CVD金属晶种层”。

技术领域

本发明的实施例涉及集成电路器件，更具体地，涉及CVD金属晶种层。

背景技术

在集成电路(IC)的制造中，器件形成在晶圆上并且通过导电互连层连接。这些导电互连层通过首先形成开口(例如，介电层中的沟道和导通孔)和然后以导电材料填充这些开口而产生。

通常地，通过电化学镀工艺(ECP工艺)在开口内形成导电材料。首先，在开口内形成晶种层。然后以导电材料填充开口的剩余空间。最后，实施平坦化工艺以去除过量材料。

发明内容

本发明的实施例提供了一种制造集成电路器件的方法，包括：在半导体衬底上方形成介电层，其中，所述介电层包括布置在所述介电层内的开口；使用化学汽相沉积(CVD)工艺在所述开口的表面上沉积金属晶种层；以及在所述金属晶种层上镀金属层以填充所述开口。

本发明的另一实施例提供了一种制造集成电路器件的方法，包括：在半导体衬底上方形成介电层，其中，所述介电层具有从所述介电层的上表面延伸至所述介电层内的位置的开口；使用化学汽相沉积(CVD)工艺在所述开口的表面上形成钴晶种层；以及使用电化学镀工艺在所述钴晶种层上形成钴层以填充所述开口。

本发明的又一实施例提供了一种集成电路器件，包括：半导体衬底；介电层，设置在所述半导体衬底上方并且具有布置在所述介电层内的开口；金属晶种层，设置在所述开口的表面上，邻接所述介电层；以及金属层，填充所述开口的剩余部分。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出根据一些实施例的具有金属晶种层的集成电路的截面图。

图2示出根据一些其他实施例的具有金属晶种层的集成电路的截面图。

图3示出根据一些实施例的填充开口以用于互连的方法的流程图。

图4至图8示出根据一些实施例的示出填充开口以用于互连的方法的集成电路的截面图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。