[发明专利]半导体存储器装置

说明书

一种根据实施例的半导体存储器装置包含衬底、第一构件、第一导电层与第一柱及第二柱。所述衬底包含第一区域及第二区域与块区域。所述第一导电层被所述第一构件分割。所述第一柱被提供在其中所述第一区域与所述块区域重叠的区域中。所述第二柱被提供在其中所述第二区域与所述块区域重叠的区域中。所述第二区域包含其中所述第二柱周期性地布置在与所述块区域中的至少一个块区域重叠的区域中的第一子区域。在所述第一子区域中，从周期性地布置的所述第二柱省略至少一个第二柱。

相关申请案的交叉参考

本申请案基于且主张2020年3月16日申请的第2020-44896号日本专利申请案的优先权的权益，所述申请案的全部内容以引用的方式并入本文中。

技术领域

本文中所描述的实施例大体上涉及半导体存储器装置。

背景技术

已知能够以非易失性方式存储数据的NAND型快闪存储器。

发明内容

一般来说，根据一个实施例，一种半导体存储器装置包含衬底、多个第一构件、多个第一导电层、多个第一柱及多个第二柱。所述衬底包含第一区域、第二区域及多个块区域。所述第一区域及所述第二区域沿第一方向布置。所述块区域被提供为沿所述第一方向延伸。所述块区域沿与所述第一方向相交的第二方向布置。所述多个第一构件被提供为沿所述第一方向延伸。所述第一构件中的每一者经布置在所述块区域之间的边界部分处。所述多个第一导电层沿与所述第一方向及所述第二方向相交的第三方向布置且被提供为彼此分离。所述第一导电层被所述第一构件分割。所述多个第一柱被提供在其中所述第一区域与所述块区域重叠的区域中，以沿所述第三方向穿透所述第一导电层。所述多个第二柱被提供在其中所述第二区域与所述块区域重叠的区域中，以沿所述第三方向穿透所述第一导电层。所述第二区域包含其中所述第二柱周期性地布置在与所述块区域中的至少一个块区域重叠的区域中的第一子区域。在所述第一子区域中，从周期性地布置的所述第二柱省略至少一个第二柱。

根据所述实施例，其能够提高所述半导体存储器装置的成品率。

附图说明

图1是展示根据实施例的半导体存储器装置的总体配置的实例的框图。

图2是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的电路配置的实例的电路图。

图3是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的平面布局的实例的平面视图。

图4是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列中的存储器区域的详细平面布局的实例的平面视图。

图5是沿着图4的线V-V截取的横截面视图，其展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的存储器区域的横截面结构的实例。

图6是沿着图5的线VI-VI截取的横截面视图，其展示根据所述实施例的半导体存储器装置中的存储器柱的横截面结构的实例。

图7是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的连接(hookup)区域的平面布局的实例的平面视图。

图8是沿着图7的线VIII-VIII截取的横截面视图，其展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的连接区域的横截面结构的实例。

图9是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的接触区域的平面布局的实例的平面视图。

图10是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的接触区域的横截面结构的实例的横截面视图。