[发明专利]物理不可复制函数电路及其操作方法以及半导体芯片

说明书

一种物理不可复制函数电路及其操作方法以及半导体芯片，物理不可复制函数电路包含快闪存储器、电流比较器及控制器，快闪存储器包含多个存储器单元，该方法包含控制器将这些存储器单元设置在初始数据状态，控制器将这些存储器单元设置在初始数据状态及初始数据状态的相邻初始数据状态之间，电流比较器从这些存储器单元的第一区存储器单元中读取第一电流，电流比较器从这些存储器单元的第二区存储器单元中读取第二电流，及电流比较器依据第一电流及第二电流输出随机位。

技术领域

本发明涉及数据安全，特别涉及一种物理不可复制函数电路的操作方法、物理不可复制函数电路及半导体芯片。

背景技术

物理不可复制函数(physically unclonable function，PUF)电路通过每个半导体元件独有的“数字指纹”来防止数据窃取，确保数据安全。相关技术中的PUF电路将存储器单元设于读取电流电平附近的临界范围，并使用读取电流电平读取存储器单元以产生随机数据。然而当读取电流电平并非在临界范围的中央时，随机数据的随机性会减低，造成数据安全性降低。

发明内容

本发明实施例提供一种物理不可复制函数电路的操作方法，物理不可复制函数电路包含快闪存储器、电流比较器及控制器，快闪存储器包含多个存储器单元，方法包含控制器将这些存储器单元设置在初始数据状态，控制器将这些存储器单元设置在初始数据状态及初始数据状态的相邻初始数据状态之间，电流比较器从这些存储器单元的第一区存储器单元中读取第一电流，电流比较器从这些存储器单元的第二区存储器单元中读取第二电流，及电流比较器依据第一电流及第二电流输出随机位。

本发明另一实施例提供一种物理不可复制函数电路，包含快闪存储器、电流比较器及控制器。快闪存储器包含多个存储器单元。电流比较器耦接在这些存储器单元的第一区存储器单元及第二区存储器单元。控制器耦接在快闪存储器及电流比较器。控制器用以将这些存储器单元设置在初始数据状态，及将这些存储器单元设置在初始数据状态及初始数据状态的相邻初始数据状态之间。电流比较器用以从第一区存储器单元中读取第一电流，从第二区存储器单元中读取第二电流，及依据第一电流及第二电流输出随机位。

本发明另一实施例提供一种半导体芯片，包含物理不可复制函数电路及金钥产生器。物理不可复制函数电路包含快闪存储器、电流比较器及控制器。快闪存储器包含多个存储器单元。电流比较器耦接在这些存储器单元的第一区存储器单元及第二行的存储器单元。控制器耦接在快闪存储器及电流比较器。金钥产生器耦接在物理不可复制函数电路。控制器用以将这些存储器单元设置在初始数据状态，及将这些存储器单元设置在初始数据状态及初始数据状态的相邻初始数据状态之间。电流比较器用以从第一区存储器单元中读取第一电流，从第二区存储器单元中读取第二电流，及依据第一电流及第二电流输出随机位。金钥产生器依据随机位产生金钥。

附图说明

图1为本发明实施例中的一种物理不可复制函数电路的方块图。

图2显示图1中的存储器单元的电流分布。

图3为图1中的PUF电路的操作方法的流程图。

图4为图1中的一种电流比较器的电路示意图。

图5为图1中的另一种电流比较器的电路示意图。

图6显示弱抹除电压与第一电流及第二电流之间的电流差值之间的关系。

图7显示弱抹除电压与随机位之间的关系。

图8为本发明实施例中的一种半导体芯片的方块图。

【主要元件符号说明】

1:PUF电路

10:行解码器

12:快闪存储器

121，122:存储器区块