[发明专利]半导体器件及其制造方法

说明书

一种形成半导体器件的方法包括形成导电部件和第一穿通停止层，其中导电部件具有第一顶面，并且第一穿通停止层具有与第一顶面基本水平的第二顶面。该方法还包括在第一穿通停止层上形成电阻元件。该方法还包括蚀刻通过电阻元件的第一部分以形成第一沟槽，该沟槽同时暴露第一穿通停止层的第二顶面和电阻元件的第一侧壁表面。该方法还包括在第一沟槽内形成第一导电通孔，其中第一导电通孔与电阻元件的第一侧壁表面接触。本申请的实施例提供了半导体器件及其制造方法。

技术领域

本申请的实施例涉及半导体器件及其制造方法。

背景技术

电子工业已经经历了对更小和更快的电子器件的不断增长的需求，这些电子器件同时能够支持更多数量的日益复杂和复杂的功能。因此，半导体工业中存在制造低成本、高性能和低功率集成电路(IC)的持续趋势。迄今为止，通过缩小半导体IC的尺寸(例如，最小部件尺寸)并由此提高生产效率并降低相关成本，在很大程度上已经实现了这些目标。然而，这样的缩放也已经增加了半导体制造工艺的复杂性。结果，制造可靠的电子器件的挑战增加了。

因此，半导体IC和器件的持续发展的实现要求半导体制造工艺和技术的类似发展。然而，现有技术尚未在所有方面证明是完全令人满意的。

发明内容

本申请的实施例提供了一种制造半导体器件的方法，包括：形成导电部件和第一穿通停止层，其中，所述导电部件具有第一顶表面，并且其中所述第一穿通停止层具有与所述第一顶表面基本齐平的第二顶表面；在所述第一穿通停止层上方形成电阻元件；蚀刻穿过所述电阻元件的第一部分以形成第一沟槽，所述第一沟槽暴露所述第一穿通停止层的所述第二顶表面和电阻元件的第一侧壁表面；以及在所述第一沟槽内形成第一导电通孔，其中所述第一导电通孔接触所述电阻元件的所述第一侧壁表面。

本申请的实施例另一方面提供一种制造半导体器件的方法，包括：在设置于衬底上方的第一介电层内形成第一穿通停止层和第二穿通停止层，其中，所述第一穿通停止层和所述第二穿通停止层基本彼此齐平；在所述第一穿通停止层和第二穿通停止层上方沉积多个层，所述多个层包括电阻层；形成暴露所述第一穿通停止层的第一沟槽和暴露所述第二穿通停止层的第二沟槽；以及在所述第一沟槽内形成第一导电通孔，并在所述第二沟槽内形成第二导电通孔，其中所述第一导电通孔接触所述电阻层的第一区域，并且其中所述第二导电通孔接触所述电阻层的第二区域。

本申请的实施例还提供一种半导体器件，包括：第一金属线；第一穿通停止层，所述第一穿通停止层的第一顶表面与所述第一金属线的第二顶表面基本齐平；电阻元件，设置在所述第一穿通停止层上方；以及第一导电通孔，接触所述第一穿通停止层的所述第一顶表面和所述电阻元件的第一侧壁表面二者。

附图说明

当与附图一起阅读时，根据以下详细描述可以最好地理解本公开的各方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以任意增加或减少。

图1是根据本公开的一个或多个方面的制造包括电阻元件的半导体器件的方法的流程图；

图2、图3、图4、图5、图6和图7是根据图1的方法的各个阶段的半导体器件200的实施例的截面图；

图8是根据一些实施例的半导体器件200的电阻器区域的俯视图；

图9是根据一些实施例的在电阻元件的每个端部包括多个导电通孔的半导体器件的电阻器区域的俯视图；

图10、图11、图12和图13是根据一些实施例的具有替代的穿通停止层(PSL)尺寸的半导体器件的电阻器区域的俯视图；

图14和图15是根据一些实施例的具有替代的电阻元件几何形状的半导体器件的电阻器区域的俯视图；以及

图16、图17和图18是根据一些实施例的具有替代的PSL和导电通孔几何形状的半导体器件的电阻器区域的俯视图。

具体实施方式